高速串行I/O輕松實(shí)現(xiàn)，GTP/GTX工作原理詳解

關(guān)于作者

Abhijit Athavale

Abhijit Athavale是Xilinx公司連接功能解決方案部市場(chǎng)營銷經(jīng)理，其職責(zé)包括為公司的高速串行和并行連接功能產(chǎn)品完成戰(zhàn)略開發(fā)、產(chǎn)品定位和營銷計(jì)劃。自1995年加入Xilinx以來，他擔(dān)任過營銷、應(yīng)用和軟件工程方面的多種職務(wù)。之前，Athavale曾任Meltron公司研發(fā)工程師之職，主要設(shè)計(jì)通信產(chǎn)品。他擁有印度旁尼大學(xué)電子工程學(xué)士學(xué)位和德克薩斯農(nóng)業(yè)大學(xué)電子工程碩士學(xué)位。他是一名很有造詣的演說家和作家，發(fā)表了數(shù)篇論文。

I/O性能極限輸入/輸出（ I/O）在計(jì)算機(jī)和工業(yè)應(yīng)用中一直扮演著關(guān)鍵角色。但是，隨著信號(hào)處理越來越復(fù)雜，I/O通信會(huì)變得不可靠。在早期的并行I/O總線中，接口的數(shù)據(jù)對(duì)齊問題影響著與外部設(shè)備的有效通信。并且，隨著更高的傳輸速度在數(shù)字設(shè)計(jì)中日漸普及，對(duì)信號(hào)延遲的管理也變得困難重重。

針對(duì)I/O的數(shù)字設(shè)計(jì)解決方案數(shù)字電路設(shè)計(jì)者采用了一系列方法來提高信號(hào)速度和消除I/O問題。例如，采用差分信號(hào)處理來提高芯片間的通信速度。信號(hào)同步、源同步和自同步之類的設(shè)計(jì)方法改善了內(nèi)部IC（集成電路）通信，在滿足計(jì)算機(jī)行業(yè)所需速度的前提下，提供了可靠的輸入/輸出。

千兆位級(jí)串行技術(shù)介紹圖1-1為典型的數(shù)字信號(hào)。

注意圖中列出的時(shí)間測(cè)量值：

TR = 20 ps

TF = 20 ps

TWIDTH = 0.10 ns

這些值描繪出了一個(gè)變化很快的波形。圖1-2添加了作為參考的歷史信號(hào)，以便說明該波形的變化有多快 。

大多數(shù)信號(hào)的上升時(shí)間甚至不能在這個(gè)信號(hào)的五個(gè)比特周期內(nèi)結(jié)束。那么，為什么要討論這個(gè)信號(hào)呢？因?yàn)樗砹藬?shù)字 I/O 領(lǐng)域最熱門的潮流——千兆位級(jí)串行通信。

這類信號(hào)在市場(chǎng)上引起軒然大波。它被廣泛采用，從局域網(wǎng)（ LAN）設(shè)備到尖端醫(yī)療成像設(shè)備，再到先進(jìn)的戰(zhàn)斗機(jī)技術(shù)，不一而足。千兆位級(jí)信號(hào)迅速成為延伸信息化時(shí)代的關(guān)鍵因素。為了解這一飛速發(fā)展的科技進(jìn)步技術(shù)，讓我們首先回顧一下I/O設(shè)計(jì)的歷史。

設(shè)計(jì)考慮

通常設(shè)計(jì)工程師都處于進(jìn)退兩難的境地。一方面，他希望能堅(jiān)持使用已經(jīng)過驗(yàn)證的、可靠的解決方案，因?yàn)檫@些方案的結(jié)果可靠并能夠預(yù)見。另一方面，他也必須努力改進(jìn)各項(xiàng)參數(shù)性能，如：數(shù)據(jù)流、引腳數(shù)、電磁干擾（EMI）、成本和背板效率等。那么，他會(huì)考慮使用千兆位串行輸入/輸出（I/O）嗎？

千兆位串行I/O的優(yōu)勢(shì)

千兆位串行I/O的主要優(yōu)勢(shì)是什么？答案是：速度。在從片內(nèi)/片外、板內(nèi)/板外或盒內(nèi)/盒外獲取數(shù)據(jù)時(shí)，沒有什么技術(shù)可以超過高速串行鏈路。這種技術(shù)的線速范圍為1Gb/s~12Gb/s，有效負(fù)載范圍為0.8Gb~10Gb，因此可以進(jìn)行大量的數(shù)據(jù)傳送。由于引腳數(shù)較少、沒有大量的同時(shí)開關(guān)輸出（SSO）問題、 EMI較低且成本較低，所以高速串行就成為了理所當(dāng)然的選擇。當(dāng)需要進(jìn)行大量數(shù)據(jù)的快速傳輸時(shí)，使用千兆位級(jí)收發(fā)器（MGT）是個(gè)不錯(cuò)的方法。讓我們首先分析一下千兆位串行I/O的優(yōu)勢(shì)。

MGT：千兆位級(jí)收發(fā)器——千兆位級(jí)串行器/解串器（SERDES）的別名。接收并行數(shù)據(jù)，并允許在串行鏈路上進(jìn)行大帶寬數(shù)據(jù)傳輸。

最大數(shù)據(jù)流

某些大型可編程邏輯器件具有20個(gè)或更多個(gè)10Gb串行收發(fā)器，可以實(shí)現(xiàn)總帶寬為200Gb/s的輸入和輸出。不過那只是極端情況，我們來看一個(gè)應(yīng)用實(shí)例，它向我們展示了串行I/O的速度是如何幫助系統(tǒng)架構(gòu)師、電路板設(shè)計(jì)師和邏輯設(shè)計(jì)師的。

缺點(diǎn)是什么？

在我們認(rèn)為千兆位級(jí)串行I/O技術(shù)出色的近乎不真實(shí)之前，來看看它的弊端吧。設(shè)計(jì)中，首先我 們必須密切注意信號(hào)完整性問題。例如，有個(gè)供應(yīng)商報(bào)告說，他們第一次試圖將高速、千兆位級(jí)串行設(shè)計(jì)用于某種特定應(yīng)用時(shí)，失敗率為90%。為了提高成功率，我們可能需要進(jìn)行模擬仿真，并采用更復(fù)雜的新型旁路電路。事實(shí)上，我們甚至需要對(duì)旁路電路進(jìn)行仿真和建模。而且，阻抗控制的 PC（印刷電路）板、高速連接器和電纜的費(fèi)用較高。我們必須處理數(shù)字仿真中的復(fù)雜性和時(shí)基較小的問題。并且，在利用預(yù)設(shè)協(xié)議的時(shí)候，必須為集成過程計(jì)劃時(shí)間，并且為協(xié)議的開銷安排額外的邏輯電路或 CPU 時(shí)鐘周期。

千兆位I/O用于何處？

起初，千兆位級(jí)串行器/解串器（SERDES）僅局限于用在電信行業(yè)和少數(shù)縫隙市場(chǎng)（如廣播視頻）。如今， MGT應(yīng)用出現(xiàn)在電子行業(yè)的各個(gè)角落——軍事、醫(yī)療、網(wǎng)絡(luò)、視頻、通信等等。

MGT也可以用于背板或機(jī)箱之間的PCB上。對(duì)于電子行業(yè)的發(fā)展前景而言， MGT至關(guān)重要。下面是采用千兆位級(jí)SERDES的行業(yè)標(biāo)準(zhǔn)示例。

? 光纖通道（FC）

? PCI Express

? RapidIO串行

? 先進(jìn)交換互連（Advanced Switching Interface）

? 串行ATA

? 1-Gb以太網(wǎng)

? 10-Gb以太網(wǎng)（XAUI）

? Infiniband 1X、 4X、 12X

芯片到芯片SERDES最初用于盒間通信。但是，因?yàn)樗艹錾靥幚硗粔K電路板上的芯片間通信，因而在市場(chǎng)上引起了轟動(dòng)。先前，芯片間通信僅采用并行技術(shù)。用于串行化和解串行化的邏輯門數(shù)量遠(yuǎn)遠(yuǎn)超過了因引腳數(shù)目減少而節(jié)省的邏輯門數(shù)量。

但是，采用深亞微米結(jié)構(gòu)，就可以在極小的芯片上獲得數(shù)量驚人的邏輯門電路，從而使SERDES也能夠以極低的芯片成本實(shí)現(xiàn)。除此之外，對(duì)I/O帶寬日益增長(zhǎng)的需求使得SERDES迅速成為進(jìn)行芯片間大量數(shù)據(jù)傳輸?shù)暮侠磉x擇。使用SERDES進(jìn)行芯片間通信具有如下好處：

? 引腳數(shù)：更小、更經(jīng)濟(jì)的封裝。

? 引腳數(shù)：PCB層數(shù)減少。

? 更小的封裝：電路板更小、更經(jīng)濟(jì)；設(shè)計(jì)更緊湊。

? SSO：較少的引腳和差分信令消除了SSO問題。

? 功耗：通常，高速串行鏈路的功耗要小于并行鏈路。這一特點(diǎn)在一些有源偏置/終端的高速并行標(biāo)準(zhǔn)，例如高速晶體管邏輯（HSTL）中尤為明顯。

? 內(nèi)含控制線路：通常，并行接口除了數(shù)據(jù)線外，還需要一些控制線和使能線。大多數(shù)協(xié)議下使能和控制性能都可以嵌入到串行鏈路中。

還是老規(guī)矩，原文很長(zhǎng) 很長(zhǎng) 很長(zhǎng)。。。。

鏈接： https://pan.baidu.com/s/1K0AVtbrwTJ7SzXbwnUWTWQ

提取碼： jx35

審核編輯：黃飛