SDRAM中的active命令介紹

在向SDRAM 中的任何行發(fā)出 READ或 WRITE 命令之前，必須先打開(kāi)該行。這是通過(guò) ACTIVE 命令完成的。ACTIVE 命令的目的是打開(kāi)或者說(shuō)激活（active）bank中的一行并將數(shù)據(jù)從 DRAM 移動(dòng)到bank的靈敏放大器。下圖說(shuō)明了 ACTIVE 命令的執(zhí)行情況。

來(lái)自地址總線的地址 A11-A0存儲(chǔ)在所選bank的行地址鎖存器和譯碼器中。地址位BA選擇bank及其行地址鎖存器和解碼器。

然后，將整個(gè)數(shù)據(jù)行讀入靈敏放大器中。與 DRAM 類(lèi)似，與ACTIVE 命令相關(guān)的兩個(gè)timing是:行地址到列地址延遲 (tRCD)和行有效時(shí)間 tRAS。

tRCD是激活命令將數(shù)據(jù)從DRAM單元陣列移動(dòng)到保持整個(gè)數(shù)據(jù)行的感測(cè)放大器所需的時(shí)間。在tRCD之后，可以發(fā)出某列讀或?qū)懺L問(wèn)命令，通過(guò)輸入/輸出buffer和數(shù)據(jù)總線在感測(cè)放大器和內(nèi)存控制器之間移動(dòng)數(shù)據(jù) 。

行地址到列地址延遲tRCD,應(yīng)除以時(shí)鐘周期，向上取整到最接近的整數(shù)，以確定ACTIVE命令后讀寫(xiě)的最早時(shí)鐘邊沿。例如，具有125 MHz 時(shí)鐘(周期為8納秒)，20 納秒的tRCD產(chǎn)生2.5 個(gè)時(shí)鐘周期,四舍五入為 3。

向同一rank中不同行發(fā)出的ACTIVE 命令只能在先前激活的行被預(yù)充電后發(fā)出。

行激活時(shí)間，tRAS，是必須經(jīng)過(guò)的最小時(shí)間,這之后才能向打開(kāi)的行發(fā)出PRECHARGE命令。所以，tRAS也稱(chēng)為作為激活到預(yù)充電時(shí)間。