十年預(yù)言：Chiplet的使命

來源： 晶上世界

無論是人工智能深度學(xué)習(xí)、大數(shù)據(jù)實(shí)時分析，還是超算中心的復(fù)雜模擬，都對芯片算力提出了前所未有的需求。大算力時代，如何駕馭數(shù)據(jù)洪流？中國科學(xué)院計(jì)算技術(shù)研究所韓銀和研究員為我們揭示了未來十年內(nèi)芯片算力提升的核心動力。

議題一：

算力困局如何突圍？

韓銀和研究員：

現(xiàn)有的高性能計(jì)算架構(gòu)正遭遇算力瓶頸。目前全球頂級的高性能計(jì)算系統(tǒng)，由美國橡樹嶺國家實(shí)驗(yàn)室基于HPE Cray EX235a架構(gòu)研發(fā)的超級計(jì)算機(jī)Frontier，其算力雖已達(dá)到約1.69E FLOPS的峰值，卻依然難以滿足日益增長的算力需求。而更嚴(yán)峻的是，現(xiàn)有架構(gòu)在光罩尺寸和技術(shù)限制的雙重束縛下，算力提升的空間已愈發(fā)有限，估算中的算力極限也不過約10E FLOPS。

現(xiàn)階段，算力需求正以超摩爾定律的速度增長，而芯片的摩爾定律增長卻逐漸放緩。這種供需之間的矛盾，正是當(dāng)前高性能計(jì)算架構(gòu)面臨算力危機(jī)的根本原因。根據(jù)芯片算力公式分析，單晶體管算力增長相對穩(wěn)定，晶體管密度和芯片面積是主導(dǎo)芯片算力變化的兩個因素。以往芯片性能增長主要依賴于尺寸縮放，未來芯片性能增長范式會發(fā)生變化，主要變量將從尺寸縮放切換到面積縮放。

然而，芯片的面積擴(kuò)展因受限于光罩尺寸、良率等制約無法持續(xù)擴(kuò)展。為了突破面積墻的限制，業(yè)界提出大芯片概念，是指面積大于一個光罩制造尺寸，采用半導(dǎo)體技術(shù)制造集成的芯片。它將成為未來十年內(nèi)驅(qū)動算力提升的主要動力。

議題二：

大芯片的技術(shù)實(shí)現(xiàn)思路

韓銀和研究員：

大芯片有兩種技術(shù)思路。一種是美國Cerebras公司將整個晶圓作為一個芯片，用平面集成工藝制成WSE系列晶圓級大芯片。另一種則是我們提出的芯粒集成大芯片，是指先將晶體管集成制造為特定功能的芯粒（Chiplet），再按照應(yīng)用需求將芯粒通過半導(dǎo)體技術(shù)集成制造為芯片。它將成為尺寸微縮、新器件新材料革新以外芯片性能提升的第三條路徑。

用芯粒集成的方法制作大芯片具備以下幾點(diǎn)優(yōu)勢：

突破單芯片光刻面積瓶頸

突破工藝制約，可利用自主低世代集成電路工藝實(shí)現(xiàn)跨越1-2個工藝節(jié)點(diǎn)的高端芯片性能

突破設(shè)計(jì)周期瓶頸，可通過模塊化的組合進(jìn)行快速設(shè)計(jì)和集成

議題三：

集成芯片的發(fā)展現(xiàn)狀

韓銀和研究員：

國際上先后推出了很多項(xiàng)目及法案支持集成芯片的發(fā)展，例如美國DARPA的CHIPS專項(xiàng)（2016年）、3DSoC 專項(xiàng)（2018年）和SHIP專項(xiàng)（2019年）；美國白宮發(fā)布的《芯片與科學(xué)法案》（2022年）、歐盟理事會發(fā)布的《歐盟芯片法案》（2023年）等。

國內(nèi)同樣高度重視集成芯片的技術(shù)布局。2023年7月，國家自然科學(xué)基金委發(fā)布《集成芯片前沿技術(shù)科學(xué)基礎(chǔ)重大研究計(jì)劃》，對大規(guī)模芯粒集成的數(shù)學(xué)基礎(chǔ)、科學(xué)信息關(guān)鍵技術(shù)以及工藝集成物理理論等領(lǐng)域展開針對性攻關(guān)。

現(xiàn)階段，全球市場上也已經(jīng)有一些運(yùn)用該技術(shù)思路的產(chǎn)品面世，例如英偉達(dá)的A100、華為的鯤鵬920、特斯拉的Dojo等。未來，集成芯片技術(shù)將成為高性能芯片的必然選擇，而且會不斷追求更多種類和數(shù)量的芯粒集成。

議題四：

中科院計(jì)算所

在集成芯片領(lǐng)域的技術(shù)探索

韓銀和研究員：

作為中國芯片技術(shù)創(chuàng)新的先鋒，中科院計(jì)算所攜手之江實(shí)驗(yàn)室開發(fā)的之江大芯片一號，設(shè)計(jì)目標(biāo)就是針對RISC-V處理器，設(shè)計(jì)64個Chiplet集成的芯片。同時，在體系結(jié)構(gòu)創(chuàng)新角度，團(tuán)隊(duì)通過UMA+NUMA+Cluster體系結(jié)構(gòu)和集成設(shè)計(jì)的協(xié)同創(chuàng)新，探索以成熟可控的晶體管工藝，實(shí)現(xiàn)高性能芯片的技術(shù)途徑。

在這過程中，我們分析了大規(guī)模芯粒集成存在的問題，希望通過技術(shù)研究去彌合芯粒技術(shù)帶來的負(fù)面損失。例如芯粒分解再組合互連會增加通信延遲和能耗開銷，在同等計(jì)算規(guī)模下，芯粒集成系統(tǒng)比單芯片計(jì)算延遲高，當(dāng)計(jì)算規(guī)模增大時，芯粒集成系統(tǒng)和單芯片計(jì)算延遲的差距也會隨之?dāng)U大，我們稱之為“芯粒稅”問題。為此，計(jì)算所在嘗試針對性探索更優(yōu)的互連設(shè)計(jì)方案?，F(xiàn)階段，我們正在開展之江大芯片二代的研制工作，二代芯片將采用更高性能的處理器，并在體系架構(gòu)上做更多創(chuàng)新，破解大規(guī)模集成、開放性互連面臨的技術(shù)難點(diǎn)。

【近期會議】

10月30-31日，由寬禁帶半導(dǎo)體國家工程研究中心主辦的“化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用大會”將首次與大家在江蘇·常州相見，邀您齊聚常州新城希爾頓酒店，解耦產(chǎn)業(yè)鏈?zhǔn)袌霾季郑ttps://w.lwc.cn/s/uueAru

11月28-29日，“第二屆半導(dǎo)體先進(jìn)封測產(chǎn)業(yè)技術(shù)創(chuàng)新大會”將再次與各位相見于廈門，秉承“延續(xù)去年，創(chuàng)新今年”的思想，仍將由云天半導(dǎo)體與廈門大學(xué)聯(lián)合主辦，雅時國際商訊承辦，邀您齊聚廈門·海滄融信華邑酒店共探行業(yè)發(fā)展！誠邀您報(bào)名參會：https://w.lwc.cn/s/n6FFne

聲明：本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡(luò)，轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有，如有異議，請聯(lián)系我們修改或刪除。聯(lián)系郵箱：viviz@actintl.com.hk， 電話：0755-25988573

審核編輯 黃宇