0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Metamako基于FPGA優(yōu)勢(shì)成功開發(fā)出支持并行運(yùn)行APP網(wǎng)絡(luò)工作平臺(tái)

Hx ? 作者:工程師陳翠 ? 2018-06-29 04:45 ? 次閱讀

Metamako公司是提供高性能、低延遲網(wǎng)絡(luò)工作解決方案的領(lǐng)導(dǎo)者。它開發(fā)的分裂式硬件網(wǎng)絡(luò)工作平臺(tái)利用FPGA優(yōu)勢(shì)來實(shí)現(xiàn)應(yīng)用,是專門為高速超高性能和可編程應(yīng)用需求而提供的,顧客利用它提供的這些性能可以在簡化他們的網(wǎng)絡(luò)工作棧的同時(shí)支持邊緣計(jì)算,而它的平臺(tái)在超快速度運(yùn)作期間可以達(dá)到僅近4ns的延遲,并且已經(jīng)被STAC 基準(zhǔn)委員會(huì)證實(shí)??梢?,Metamako提供的解決方案功能豐富,資源豐富,還采用先進(jìn)的技術(shù)來將延遲降到最低,大大增加其行業(yè)競爭力。

Metamako FPGA網(wǎng)絡(luò)工作平臺(tái):

Metamako認(rèn)為,比起僅用一個(gè)Xilinx UltraScale的 FPGA來實(shí)現(xiàn)它想要的低功耗高性能,或許更需要從專用的最新的網(wǎng)絡(luò)平臺(tái)獲得支持。所以Metamako推出了自己的最新設(shè)計(jì)——一個(gè)1RU或2RU的盒子,這個(gè)盒子內(nèi)部包括一個(gè)、兩個(gè)更或者是三個(gè)Kintex UltraScale或Virtex UltraScale+ FPGA芯片,它們之間通過幾乎0延遲的鏈接連接起來。這個(gè)相當(dāng)于一個(gè)小型FPGA艦隊(duì),也就意味著這個(gè)平臺(tái)可以非??焖俚夭⑿羞\(yùn)行多個(gè)網(wǎng)絡(luò)應(yīng)用。有了這個(gè)新的網(wǎng)絡(luò)平臺(tái),Metamako就可以從自己傳統(tǒng)的金融交易網(wǎng)絡(luò)市場(chǎng)擴(kuò)展到其他的領(lǐng)域,比如醫(yī)學(xué)成像、SDR(software-define radio軟件定義無線電)、工業(yè)控制以及電信領(lǐng)域。而FPGA當(dāng)然有能力以極高的性能實(shí)現(xiàn)這些應(yīng)用中的所有任務(wù)。

Metamako平臺(tái)提供了大量的標(biāo)準(zhǔn)網(wǎng)絡(luò)工作特征,包括數(shù)據(jù)扇出、可擴(kuò)展廣播、連接監(jiān)控、修補(bǔ)、tap、時(shí)間標(biāo)記以及一個(gè)確定延遲僅3ns的FPGA端口。為了用戶可以快速使用此平臺(tái),Metamako還專門為開發(fā)者提供了關(guān)于該平臺(tái)及其所有特征的kit套件,主要包括:

一個(gè)精簡?!粋€(gè)包含F(xiàn)PGA、x86服務(wù)器以及Layer1選擇轉(zhuǎn)換的器件,它可以確保所有的硬件部件同時(shí)工作;

集成已存在的FPGA工具——平臺(tái)指明標(biāo)配的適配器,可以將可編程FPGA嵌入到Metamako器件中,允許快速輕松(遠(yuǎn)程地)通過FPGA開發(fā)工具訪問器件;

Layer 1+ 交叉點(diǎn)功能——包括所有Metamako Layer1核功能,比如市場(chǎng)可擴(kuò)展性廣播、連接監(jiān)視、遠(yuǎn)程修補(bǔ)、tap和時(shí)間戳;

SFP Agnostic——Metamako的Layer 1+ 選擇轉(zhuǎn)換是 SFP Agnostic的,可以降低FPGA開發(fā)者時(shí)間和付出,同時(shí)可以擴(kuò)展更多接口來連接不同類型的SFP;

特征豐富——支持標(biāo)準(zhǔn)的企業(yè)特征,包括訪問控制、系統(tǒng)記錄、SNMP、包數(shù)據(jù)、tcpjump、JSON RPC API、時(shí)間序列數(shù)據(jù)和流遙測(cè)技術(shù);

輕松的應(yīng)用開發(fā)——Metamako的平臺(tái)包括一個(gè)固有的內(nèi)嵌應(yīng)用基礎(chǔ)設(shè)施,可以幫助開發(fā)者將應(yīng)用簡單打包到開發(fā)包中。

從上述Metamako這個(gè)最新的網(wǎng)絡(luò)工作平臺(tái)的特征中,可以看出Xilinx 所有可編程技術(shù)都具有的一個(gè)關(guān)鍵屬性:Xilinx的FPGA可以通過Xilinx的開發(fā)工具,以任意的連接屬性和高速處理性能區(qū)隔產(chǎn)品,目前還沒有其他的芯片可以為Metamako提供同時(shí)完成極端連接、高速度以及靈活設(shè)計(jì)混合的開發(fā)能力,只有Xilinx可以。

總結(jié):

從上述的介紹中可以了解到,Metamako要想實(shí)現(xiàn)以上這些豐富特征及強(qiáng)大優(yōu)勢(shì),只有Xilin的FPGA可以做到,這直接說明了我們Xilinx FPGA功能的強(qiáng)大,那么在未來,Xilinx一定會(huì)更加強(qiáng)大。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21538

    瀏覽量

    600470
  • APP
    APP
    +關(guān)注

    關(guān)注

    33

    文章

    1561

    瀏覽量

    72270
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程

    今天我們看的這篇論文介紹了在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程的研究,其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境,以便在多個(gè)并行運(yùn)行的設(shè)備上擴(kuò)展高性能計(jì)算(HPC)應(yīng)用。
    的頭像 發(fā)表于 07-24 14:54 ?937次閱讀

    FPGA在圖像處理領(lǐng)域的優(yōu)勢(shì)有哪些?

    高的應(yīng)用領(lǐng)域,FPGA是圖像處理的理想選擇。 綜上所述,FPGA在圖像處理領(lǐng)域具有并行處理能力強(qiáng)、靈活性高、開發(fā)周期短、能耗低、可重配置性、支持
    發(fā)表于 10-09 14:36

    FPGA研究設(shè)計(jì)平臺(tái)網(wǎng)絡(luò)發(fā)展加速

    斯坦福大學(xué)與賽靈思研究實(shí)驗(yàn)室(Xilinx Research Labs)聯(lián)手開發(fā)專門面向研究社群的第二代高速網(wǎng)絡(luò)設(shè)計(jì)平臺(tái) NetFPGA-10G。該新型
    發(fā)表于 07-19 15:51

    如何利用labvIEW的優(yōu)勢(shì)并行運(yùn)行打破編程瓶頸

    我在做的項(xiàng)目是設(shè)計(jì)與FPGA通信的界面,通信接口是串口,用的是事件結(jié)構(gòu)加循環(huán)結(jié)構(gòu),一開始運(yùn)行挺快的,后來程序越做越大,雖然子模塊分了不少出來,但主程序還是很大,不停的加事件分支,導(dǎo)致運(yùn)行起來,非常
    發(fā)表于 10-31 15:45

    每日一教labview視頻教程【1.10】labview多核并行運(yùn)行編程

    隨著多核成為處理器的發(fā)展主流,對(duì)于并行編程(多線程編程)也成為了開發(fā)人員最大的難題,而LabVIEW憑借自身的并行特性可以直觀地實(shí)現(xiàn)多線程的編程方式。僅僅憑借自動(dòng)多線程的特性,還無法充分地利用多核
    發(fā)表于 01-10 13:48

    事件結(jié)構(gòu)和循環(huán)結(jié)構(gòu)如何并行運(yùn)行?

    各位高手,我這兒有一個(gè)需要事件結(jié)構(gòu)和循環(huán)結(jié)構(gòu)并行運(yùn)行的程序。在運(yùn)行循環(huán)結(jié)構(gòu)時(shí),事件結(jié)構(gòu)不運(yùn)行;在運(yùn)行事件結(jié)構(gòu)時(shí),可以時(shí)時(shí)響應(yīng)觸發(fā)事件,并且循環(huán)結(jié)構(gòu)不
    發(fā)表于 10-25 21:31

    【小e開發(fā)平臺(tái)開發(fā)實(shí)例】成功應(yīng)用案例集錦

    照明的移動(dòng)終端的APP,后臺(tái)開發(fā)人員利用開發(fā)快的服務(wù)器端的SDK快速開發(fā)出獨(dú)立運(yùn)行的業(yè)務(wù)后臺(tái)系統(tǒng),從而快速推出智能照明的整體的系統(tǒng)和產(chǎn)品方案
    發(fā)表于 01-23 11:30

    STM32多任務(wù)模式三個(gè)任務(wù)會(huì)并行運(yùn)行嗎?

    (UARTTasK,LocalTask,NetTask);}這時(shí)什么意思,這樣三個(gè)任務(wù)會(huì)并行運(yùn)行嗎??如果三個(gè)任務(wù)種,任意一個(gè)任務(wù)接收到外部觸發(fā)條件,就會(huì)運(yùn)行該任務(wù)嗎??要怎么樣才能實(shí)現(xiàn)三個(gè)任務(wù)并行運(yùn)行!
    發(fā)表于 11-26 08:42

    一種基于Xilinx FPGA的電力諧波檢測(cè)設(shè)計(jì)

    并行計(jì)算。在進(jìn)行FFT 這類并行運(yùn)算為主的算法時(shí),采用FPGA優(yōu)勢(shì)不言而喻。用FPGA實(shí)現(xiàn)FFT算法進(jìn)行諧波檢測(cè)成為了一大熱點(diǎn)。  以往
    發(fā)表于 06-21 06:25

    每個(gè)DMA組件可以單獨(dú)工作并行運(yùn)行嗎?

    大家好我想使用多DMAS并行,而不是使用第一個(gè)DMA來請(qǐng)求下一個(gè)DMA。例如,我使用自定義觸發(fā)器組件逐個(gè)請(qǐng)求DMAS。我假設(shè)每個(gè)DMA組件可以單獨(dú)工作并行運(yùn)行,從而可以加速總DMA速度。這正是我所
    發(fā)表于 07-24 14:18

    labview并行運(yùn)行的問題

    。實(shí)際運(yùn)行時(shí),在FOR循環(huán)運(yùn)行時(shí)時(shí)間采集及顯示并不同時(shí)工作,只是等FOR循環(huán)每次完成時(shí)才工作一次。請(qǐng)問怎么才能實(shí)現(xiàn)我設(shè)想的兩個(gè)程序并行運(yùn)行
    發(fā)表于 02-04 10:59

    基于FPGA網(wǎng)絡(luò)應(yīng)用硬件開發(fā)平臺(tái)的實(shí)現(xiàn)

    本文介紹了基于FPGA和MPC860架構(gòu)的網(wǎng)絡(luò)應(yīng)用硬件開發(fā)平臺(tái)的設(shè)計(jì)原理及具體實(shí)現(xiàn),討論了其優(yōu)于網(wǎng)絡(luò)處理器的性能特點(diǎn),給出了利用該
    發(fā)表于 03-02 16:28 ?13次下載

    基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)現(xiàn)

    本文介紹的基于PCI總線的FPGA計(jì)算平臺(tái)的系統(tǒng)實(shí)現(xiàn):通過在PC機(jī)上插入擴(kuò)展PCI卡,對(duì)算法進(jìn)行針對(duì)并行運(yùn)算的設(shè)計(jì),提升普通PC機(jī)對(duì)大計(jì)算量數(shù)字信號(hào)的處理速度。本設(shè)計(jì)采用5片FPGA
    發(fā)表于 08-21 18:05 ?2066次閱讀
    基于<b class='flag-5'>FPGA</b> PCI的<b class='flag-5'>并行</b>計(jì)算<b class='flag-5'>平臺(tái)</b>實(shí)現(xiàn)

    LabVIEW網(wǎng)絡(luò)講壇:多核并行運(yùn)算新技術(shù)

    本視頻介紹了LabVIEW2009中的多核并行運(yùn)算新技術(shù),幫助您理解并行FOR循環(huán)并為您講解具體編程要點(diǎn)。
    的頭像 發(fā)表于 06-24 00:18 ?2924次閱讀
    LabVIEW<b class='flag-5'>網(wǎng)絡(luò)</b>講壇:多核<b class='flag-5'>并行運(yùn)</b>算新技術(shù)

    Nvidia CUDA并行計(jì)算開發(fā)平臺(tái)未來將不再支持蘋果macOS系統(tǒng)開發(fā)

    Nvidia今天公布了CUDA并行計(jì)算開發(fā)平臺(tái)的更新規(guī)劃說明,其中特別提到,CUDA 10.2(包括工具包和驅(qū)動(dòng))將是最后一個(gè)支持蘋果macOS系統(tǒng)
    的頭像 發(fā)表于 11-26 15:48 ?3172次閱讀