以下文章來源于學(xué)習(xí)那些事,作者fastwriter
在過去的二十年間,MOSFET作為開關(guān)器件發(fā)展迅速。然而,由于MOSFET的通態(tài)功耗較高,導(dǎo)通電阻受擊穿電壓限制而存在一個極限,被稱為“硅極限”。為了突破這一限制,研發(fā)人員便引入了一種新型的半導(dǎo)體工藝——垂直雙擴散金屬氧化物半導(dǎo)體(VDMOS)。
VDMOS技術(shù)概述
VDMOS是一種被廣泛應(yīng)用的新型功率半導(dǎo)體器件。以常規(guī)VDMOS為基礎(chǔ),研發(fā)者引入了超結(jié)構(gòu),使得VDMOS不僅具有輸入阻抗高、開關(guān)速度快、工作頻率高、電壓控制、熱穩(wěn)定性好、驅(qū)動電路簡單等特性,還去除了VDMOS導(dǎo)通電阻隨擊穿電壓急劇增大的缺點,從而顯著提升了系統(tǒng)效率。
目前,這種技術(shù)已經(jīng)廣泛應(yīng)用于手機、電腦、照明等消費電子產(chǎn)品,以及服務(wù)器電源、通訊電源等工業(yè)電子領(lǐng)域,甚至還廣泛應(yīng)用于汽車電子領(lǐng)域的充電樁和車載充電器。
超結(jié)構(gòu)VDMOS的特點
在這種超結(jié)構(gòu)VDMOS中,耐壓層由交替的高摻雜N柱和P柱構(gòu)成,其中N柱和P柱中的摻雜總量相等。在導(dǎo)通狀態(tài)下,電流從源極經(jīng)由N柱流到漏極,而P柱內(nèi)部則不存在導(dǎo)電通道。在阻斷狀態(tài)下,超結(jié)VDMOS的漂移區(qū)通過P柱的輔助耗盡作用在較低漏電壓下就完全耗盡。
由于這種完全耗盡,P柱與N柱中等量的異種電荷相互抵消,實現(xiàn)了電荷平衡。這樣,電場在漂移區(qū)中處處相等,使擊穿電壓近似于臨界電場與漂移區(qū)厚度的乘積,從而使得超結(jié)VDMOS的特征導(dǎo)通電阻與其擊穿電壓呈近似線性關(guān)系(1.32方甚至到1.03方),而不是傳統(tǒng)的2.5方關(guān)系,這使得我們可以進一步減小導(dǎo)通電阻。
超結(jié)實現(xiàn)工藝
要實現(xiàn)超結(jié)結(jié)構(gòu),我們主要有兩種工藝:多次外延工藝和深槽刻蝕加摻雜。多次外延工藝是在N型襯底上多次生長外延區(qū),并在每次外延后都進行P型離子注入,并推結(jié)形成連續(xù)的P柱。
雖然這種方法可以形成具有良好晶格質(zhì)量的超結(jié)耐壓層,并且缺陷和界面態(tài)較少,但是如果需要形成較好的超結(jié)形貌,每次外延層的厚度必須相對固定且較薄,這樣,隨著器件耐壓增大,外延次數(shù)也會增大,從而使得成本增加。
相比之下,深槽刻蝕加摻雜則是在外延層上刻蝕出深溝槽,然后再對槽進行內(nèi)部摻雜。這種工藝有三種常見的摻雜方式,包括外延填充、斜角注入摻雜和氣相摻雜。
這種工藝實現(xiàn)的超結(jié)耐壓區(qū)相比多次外延工藝更能實現(xiàn)較小的深寬比,同時形成的超結(jié)區(qū)摻雜分布也較均勻,有利于降低導(dǎo)通電阻。
應(yīng)用前景與挑戰(zhàn)
總的來說,無論是多次外延工藝,還是深槽刻蝕加摻雜,都為我們提供了實現(xiàn)超結(jié)VDMOS的可能。這種技術(shù)為電子產(chǎn)品提供了巨大的效率,已被廣泛應(yīng)用,并展現(xiàn)出大量的潛力。
隨著研發(fā)人員對這一技術(shù)的進一步探索和改進,我們有理由相信,這種超結(jié)VDMOS技術(shù)的應(yīng)用會更加廣泛,其效益也將更加顯著。對于消費者和工業(yè)用戶來說,這無疑是一種值得期待的發(fā)展。
-
MOSFET
+關(guān)注
關(guān)注
142文章
7000瀏覽量
212239 -
半導(dǎo)體
+關(guān)注
關(guān)注
334文章
26630瀏覽量
212550 -
VDMOS
+關(guān)注
關(guān)注
0文章
28瀏覽量
19836 -
開關(guān)器件
+關(guān)注
關(guān)注
1文章
186瀏覽量
16856
原文標(biāo)題:VDMOS技術(shù)介紹
文章出處:【微信號:芯長征科技,微信公眾號:芯長征科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論