0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

力科針對PCIE 3.0的TxEQ響應(yīng)時間的測試步驟及原理解析

電子工程師 ? 來源:網(wǎng)絡(luò)整理 ? 2018-01-31 09:09 ? 次閱讀

一、PCIE 3.0中使用的動態(tài)均衡的優(yōu)缺點

PCIE 3.0中使用動態(tài)均衡方法能夠針對不同的情形自動配置并優(yōu)化發(fā)送端和接收端的均衡設(shè)置,補償信號的傳輸通道對高速信號帶來的影響(如損耗),以在接收端獲得最好的信號質(zhì)量。

但是動態(tài)均衡優(yōu)化過程需要花費時間,有時候可能會導(dǎo)致系統(tǒng)工作或運行超時等錯誤。因此,PCI Express? Architecture PHY Test Specification Revision 3.0規(guī)范的2.3, 2.4, 2.7, 2.10 及2.11等章節(jié)規(guī)定了對動態(tài)均衡鏈接(link equalization)的測試,規(guī)定動態(tài)均衡鏈接需要在特定的時間內(nèi)(小于1000ns)完成。

二、PCIE 3.0中動態(tài)均衡的測試挑戰(zhàn)及測試要求

由于動態(tài)均衡測試需要測試儀器能夠具有協(xié)議能力,即儀器可以與被測件進行協(xié)議握手通信。當前很多測試方案中的誤碼儀都不具備協(xié)議能力。只有力科公司(Teledyne LeCroy)的PeRT3 Phoenix具有基于PCIE 3.0的協(xié)議通信能力。因此,目前只有力科公司(Teledyne LeCroy)能夠完整方便的實現(xiàn)規(guī)范要求的這項測試。

當子卡(AIC)插到系統(tǒng)(SYS)上時,兩個發(fā)送端之間的通道長度還是未知的。為了在兩者之間建立特定可接受的BER的通信,就需要動態(tài)的設(shè)置發(fā)送端和接收端均衡以至于該未知的通道能夠得到有效的補償。

發(fā)送端均衡(TxEQ)是通過一個3階FIR濾波器實現(xiàn)的,每一階的權(quán)重被稱為Cursor系數(shù)。這些系數(shù)設(shè)置的影響體現(xiàn)在發(fā)送端信號的去加重和預(yù)過沖上。不同的去加重和預(yù)過沖的組合被稱為Preset,總共有11個Preset,P0-P10。為了調(diào)整TxEQ,系統(tǒng)(SYS)和子卡(AIC)需要進入一個叫做Recovery的狀態(tài)。Recovery狀態(tài)包括4個子狀態(tài),Phase 0-3,也是動態(tài)均衡發(fā)生的4個階段。所有的鏈路均衡測試也發(fā)生在這四個階段。下面為四個階段的簡要描述:

Phase 0:子卡和系統(tǒng)都發(fā)送2.5 GT/s的信號且一些固定編碼的TxEQ和RxEQ設(shè)置從Bios中被加載。系統(tǒng)(System)向子卡(AIC)發(fā)出請求以使用Bios的TxEQ和RxEQ設(shè)置。這些設(shè)置用于建立進入8 GT/s速率的初始化連接,因此子卡(AIC)能夠正確的響應(yīng)來自系統(tǒng)(System)的請求是非常重要的。

Phase 1:8GT/s初始化鏈接成功(BER《=10e-4)。系統(tǒng)和子卡均通過FS/LF廣播EQ能力。此階段沒有測試進行。

Phase 2:下行端口器件(子卡)在調(diào)整自身RxEQ以獲得最優(yōu)設(shè)置的同時通過發(fā)送不同的Preset或者Cursor值請求來調(diào)整上行端口器件的TxEQ設(shè)置。當AIC的RxEQ和SYS的TxEQ的組合達到一個最優(yōu)設(shè)置后,退出Phase 2。為了這一過程能夠順利完成,需要進行相關(guān)的測試:

1)當在Phase 2時,AIC發(fā)出Preset請求后,SYS能夠回應(yīng)正確的Preset。

2)當在Phase 2時,AIC發(fā)出Cursor請求后,SYS能夠回應(yīng)正確的Cursor。

3)SYS能夠快速的響應(yīng)來自協(xié)議層和電氣層的請求。測試要求不小于1000 ns。

Phase 3:上行行端口器件(Syse)在調(diào)整自身RxEQ以獲得最優(yōu)設(shè)置的同時通過發(fā)送不同的Preset或者Cursor值請求來調(diào)整下行端口器件的TxEQ設(shè)置。當Sys的RxEQ和AIC的TxEQ的組合達到一個最優(yōu)設(shè)置后,退出Phase 3。為了這一過程能夠順利完成,需要進行相關(guān)的測試:

1)當在Phase 3時,SYS發(fā)出Preset請求后,AIC能夠回應(yīng)正確的Preset。

2)當在Phase 2時,SYS發(fā)出Cursor請求后,AIC能夠回應(yīng)正確的Cursor。

3)AIC能夠快速的響應(yīng)來自協(xié)議層和電氣層的請求。測試要求不小于1000 ns。

Exit Recovery:當完成Recovery的每一個階段后,被測DUT需要有能力進入Loopback并支持至少BER(1E-12)的誤碼率。

1)AIC能夠進入Loopback并在2:05 BER測試時誤碼為1或者0(PeRT3使用校準后的抖動源和在Phase 2過程中DUT所申請的他TxEQ設(shè)置)。

2)SYS能夠進入Loopback并在2:05 BER測試時誤碼為1或者0(PeRT3使用校準后的抖動源和在Phase 2過程中DUT所申請的他TxEQ設(shè)置)。

三、力科針對PCIE 3.0的TxEQ響應(yīng)時間的測試步驟及原理

1、所需測試設(shè)備

(1)PeRT3 Phoenix(具有協(xié)議使能的接收端發(fā)送端容限測試儀)

(2)示波器SDA8Zi

(3)基于示波器的解碼及協(xié)議分析儀軟件(Protosync)

(4)自動測試腳本

2、測試方法和步驟

(1)PeRT3的校準

PCIE GEN3中的TxEQ動態(tài)響應(yīng)時間測試

(2)TxEQ 校準連接圖(以Add in Card為例)

PCIE GEN3中的TxEQ動態(tài)響應(yīng)時間測試

(3)TxEQ響應(yīng)時間測試連接圖(以Add in Card為例,RxEQ測試連接圖相同)

PCIE GEN3中的TxEQ動態(tài)響應(yīng)時間測試

(4)TxEQ響應(yīng)時間測試原理和方法(以Add in Card為例)

按照上述步驟完成校準和測試連接后,運行自動測試腳本,PeRT3 Phoenix會與被測件完成Phase 0到Phase 3四個階段的動態(tài)均衡測試過程。對于AIC測試,在Phase 0階段,AIC啟動初始的preset請求P7;在Phase 2階段,PeRT3將合理的回應(yīng)來自于被測件DUT的preset或者cursor請求;進入Phase 3后,PeRT3將請求被測DUT從P7切換到P1。當preset切換請求被發(fā)出時,PeRT3將發(fā)出一個觸發(fā)信號給示波器用于對示波器的觸發(fā)。功分器的使用使得示波器能夠捕獲preset切換請求過程中的上行和下行通信信號波形。上述過程被用于確定PeRT3發(fā)出請求以及被測DUT的協(xié)議和電氣響應(yīng)的時間,同時用于測試協(xié)議和電氣響應(yīng)時間。

如下圖所示,左側(cè)的上下兩個波形分別是PeRT3發(fā)出的波形及其局部放大波形,右側(cè)的兩個波形分別是被測DUT發(fā)出的響應(yīng)波形及其局部放大波形。屏幕下方顯示的圖形是安裝在示波器上的協(xié)議分析儀軟件實現(xiàn)了對PeRT3發(fā)出的波形以及被測DUT發(fā)出的波形的協(xié)

議分析,從協(xié)議分析儀結(jié)果中EQ參數(shù)(PeRT3發(fā)出P7到P1的切換請求)可以看到PeRT3發(fā)出請求的協(xié)議序列以及被測DUT響應(yīng)的協(xié)議信息。因為協(xié)議分析軟件中的協(xié)議解碼信息與示波器屏幕上的模擬波形是同步的,所以可以通過協(xié)議信息來定位模擬波形的位置,如下圖中可以通過鼠標點擊籃色框處的協(xié)議信息來定位PeRT3發(fā)出請求的時間,同時根據(jù)示波器上被測DUT發(fā)出的模擬波形的幅度變化來確定DUT電氣響應(yīng)的時刻,從而確定DUT的電氣響應(yīng)時間,而PeRT3發(fā)出波形的請求協(xié)議信息中的Time Delta值即為DUT的協(xié)議響應(yīng)時間。

PCIE GEN3中的TxEQ動態(tài)響應(yīng)時間測試

PCIE GEN3中的TxEQ動態(tài)響應(yīng)時間測試

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCIe 3.0
    +關(guān)注

    關(guān)注

    1

    文章

    12

    瀏覽量

    9463
收藏 人收藏

    評論

    相關(guān)推薦

    華納云:服務(wù)器平均響應(yīng)時間和數(shù)據(jù)包大小之間的影響

    服務(wù)器的平均響應(yīng)時間與數(shù)據(jù)包大小有一定的關(guān)系,但這只是影響響應(yīng)時間的眾多因素之一。具體來說,數(shù)據(jù)包大小對服務(wù)器響應(yīng)時間的影響可以從以下幾個方面來理解: 1.數(shù)據(jù)傳輸
    的頭像 發(fā)表于 10-10 14:01 ?110次閱讀

    LM211比較器動態(tài)響應(yīng)時間與數(shù)據(jù)手冊指標相差太大的原因?

    請教以下問題,參看原理圖,VG是給定電壓值,V_F是采樣電壓,V_C是輸出電平,實驗中將VG給定一固定電壓值,給V_F一個脈沖電壓,觀測V_C電平變化,觀測V_C響應(yīng)時間; 參看波形圖,藍色信號
    發(fā)表于 09-23 07:43

    影響VCO響應(yīng)時間的因素

    闡述VCO的響應(yīng)時間并達到2000字的篇幅,需要綜合考慮多個方面,包括VCO的基本原理、設(shè)計因素、性能參數(shù)、測試方法以及實際應(yīng)用中的考慮因素等。
    的頭像 發(fā)表于 08-20 16:07 ?313次閱讀

    pcie4.0插在3.0的主板上會怎么樣

    到現(xiàn)在的 PCIe 4.0。隨著新一代 PCIe 4.0 插槽的推出,許多用戶可能會面臨一個問題:如果將 PCIe 4.0 設(shè)備插入 PCIe 3
    的頭像 發(fā)表于 07-10 10:16 ?2261次閱讀

    pcie4.0和pcie3.0接口兼容嗎

    PCIe 4.0和PCIe 3.0接口在多個方面實現(xiàn)了兼容性,PCIe 4.0和PCIe 3.0
    的頭像 發(fā)表于 07-10 10:12 ?5200次閱讀

    性能測試的流程和步驟有哪些

    不同負載條件下的性能表現(xiàn),包括響應(yīng)時間、吞吐量、資源利用率等指標。通過性能測試,可以發(fā)現(xiàn)軟件在高負載條件下的瓶頸和問題,為優(yōu)化和改進提供依據(jù)。 二、性能測試的分類 性能測試可以分為以下
    的頭像 發(fā)表于 05-29 16:00 ?565次閱讀

    如何提快STM32H750的DMA中斷響應(yīng)時間?

    STM32H750程序在外部FLash運行,中斷程序是在RAM中。測試中斷響應(yīng)時間有1us多,怎樣能縮短這個時間。 上面的響應(yīng)時間指的是觸發(fā)DMA傳輸?shù)竭M入中斷的
    發(fā)表于 05-20 08:19

    請問下stm32G0系列理論上的外部中斷響應(yīng)時間是多少?

    大佬們,請問下stm32G0系列理論上的外部中斷響應(yīng)時間是多少?我在spec里面沒有找到對這塊的詳細描述,只有如下描述; 看之前的帖子stm32F103的外部中斷響應(yīng)時間是12個時鐘周期,實際上應(yīng)該會比這個時間長,G0也是一樣
    發(fā)表于 03-08 07:41

    如何可視化FreeRTOS任務(wù)響應(yīng)時間

    高效的開發(fā)基于FreeRTOS的固件需要理解任務(wù)、中斷和內(nèi)核之間的交互以及時間序列。
    的頭像 發(fā)表于 12-22 11:12 ?956次閱讀
    如何可視化FreeRTOS任務(wù)<b class='flag-5'>響應(yīng)時間</b>

    維修示波器604ZI開機一段時間黑屏

    一段時間黑屏維修 一、示波器維修型號:604ZI。 二、報修故障:開機后使用一段時間后黑屏。 三、故障檢測:對內(nèi)部元件進行詳細檢測。儀器內(nèi)部積灰嚴重,儀器硬盤損壞。 四、維修措施:
    的頭像 發(fā)表于 12-11 16:18 ?428次閱讀

    ADL5303響應(yīng)時間是對電流脈沖Ipd的響應(yīng)嗎?

    您好我在官網(wǎng)上看到芯片ADL5303的SDOUT Response Time 是1ns 請問手冊里面哪里有寫?這個響應(yīng)時間是對電流脈沖Ipd的響應(yīng)嗎?
    發(fā)表于 11-23 08:16

    AD8367增益步進響應(yīng)時間是多少?

    這是在(a) 戰(zhàn) 號8367的數(shù)據(jù)表上接下來的,0db到30db 30db的響應(yīng)時間為300 ns, 300ns,那么每變化1db的響應(yīng)時間呢,是10 納嗎?
    發(fā)表于 11-23 06:47

    ad8367構(gòu)成AGC時響應(yīng)時間是多少?

    如題,ad8367構(gòu)成AGC時的響應(yīng)時間,謝謝大家
    發(fā)表于 11-17 11:39

    進程響應(yīng)時間是指什么

    進程響應(yīng)時間是指從發(fā)出請求到收到響應(yīng)時間間隔,是衡量系統(tǒng)性能和用戶體驗的重要指標之一。在計算機系統(tǒng)中,進程是指一個正在運行的程序?qū)嵗.斢脩舭l(fā)出請求,系統(tǒng)會創(chuàng)建一個新的進程來處理該請求。進程
    的頭像 發(fā)表于 11-17 11:31 ?874次閱讀

    MSP430的外部中斷響應(yīng)時間是多少?

    MSP430的外部中斷響應(yīng)時間是多少
    發(fā)表于 10-30 08:02