積分運算電路的設(shè)計方法詳細介紹

本文為大家介紹積分運算電路的設(shè)計。

積分運算電路的特性分析

下圖為以集成運算放大器為核心元件的基本反相積分運算電路，輸入電壓uI經(jīng)電阻R加至運算放大器的反相輸入端，C為反饋電容，引入電壓并聯(lián)負反饋，R‘為平衡電阻，uO為輸出電壓。

輸入信號uI為占空比q=50%、幅值為±Um、周期為T的矩形波時輸出信號為三角波形，其輸入和輸出信號波形如下圖所示。

電路原理分析如下。由理想運放的虛短、虛斷及電路的虛地概念，建立電路方程

求解式（1）得積分運算關(guān)系的一般表示形式為

電路時間常數(shù)

積分電路進入穩(wěn)態(tài)時，電容C上的初始電壓不為零，為方便，對電路在0≤t≤T期間進行定積分分析討論。在0～T/2期間，輸入信號uI=UIm、電容C上的初始電壓為+UOm，由式（2）有

由式（7）可知，通過選取時間常數(shù)RC的數(shù)值，可使輸出電壓的幅值UOm與輸入電壓的幅值為UOm＞UIm、UOm=UIm及UOm＜UIm3種關(guān)系之一。由于集成運算放大器的最大輸出電壓為接近電源電壓±VCC的有限值，因此積分運算電路輸出電壓的幅值UOm滿足

反相積分運算電路的輸入電阻

為防止積分漂移所造成積分飽和或截止現(xiàn)象，往往在電路中接入一個電阻RF（下圖）。

防止積分飽和或截止的積分運算電路

但接入RF會對電容的充放電電流產(chǎn)生分流，從而導(dǎo)致積分誤差，為減小誤差，一般應(yīng)滿足

通常選取

反相積分運算電路的設(shè)計

反相積分運算電路的設(shè)計，是已知輸入端輸入占空比為50%的矩形信號的頻率或周期T、幅值±UIm、輸出電壓的幅值±UOm及輸入電阻RI，確定RC積分電路的元件參數(shù)。設(shè)計步驟為：

由式（8）確定電路的時間常數(shù)，由式（9）確定電阻R，再求解電容C的數(shù)值。

設(shè)計舉例：設(shè)計一個反相積分運算電路，已知輸入矩形波的信號的頻率f=1kHz、幅值UIm=±2V，輸出電壓的幅值UOm=±8V，輸入電阻RI=10kΩ，運放的電源電壓±VCC=±12V。

設(shè)計過程如下。

UOm=±8V，±VCC=±12V，滿足式（9）的線性工作條件。

由式（8），電路的時間常數(shù)

Multisim10仿真軟件對所設(shè)計的反相積分運算電路進行仿真分析驗證［7，8］，構(gòu)建的仿真電路如下圖所示。其中輸入信號uI為占空比q=50%、幅值UIm=±2V、頻率f=1kHz（周期T=0.001s）的矩形波，雙蹤示波器用于觀測輸入信號uI及電容兩端電壓uC的波形。

積分運算仿真電路

仿真波形如下圖所示，其中由上至下依次是輸入矩形波信號uI、電容兩端電壓uO的波形。移動兩個游標(biāo)指針分別位于電壓uO的波形的峰-峰位置，可讀取輸出電壓的峰-峰值為15．727V，則輸出電壓的幅值UOm=15．727V/2=7．8635V，略偏小理論設(shè)計的輸出電壓值，可適當(dāng)減小電容C的容量進行修正。由圖5可看出，輸出電壓波形為線性較好的三角波形。

積分運算電路的仿真波形