0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

RF工程師必須掌握的內容:從淺入深解說S參數

m3eY_edn_china ? 來源:未知 ? 作者:鄧佳佳 ? 2018-03-01 10:34 ? 次閱讀

前言

S參數測量是射頻設計過程中的基本手段之一。S參數將元件描述成一個黑盒子,并被用來模擬電子元件在不同頻率下的行為。在有源和無源電路設計和分析中經常會用到S參數。

S參數是RF工程師/SI工程師必須掌握的內容,業(yè)界已有多位大師寫過關于S參數的文章,即便如此,在相關領域打滾多年的人, 可能還是會被一些問題困擾著。你懂S參數嗎? 請繼續(xù)往下看

基礎篇

1、簡介:從時域與頻域評估傳輸線特性

良好的傳輸線,訊號從一個點傳送到另一點的失真(扭曲),必須在一個可接受的程度內。而如何去衡量傳輸線互連對訊號的影響,可分別從時域與頻域的角度觀察。

S參數即是頻域特性的觀察,其中"S"意指"Scatter",與Y或Z參數,同屬雙端口網絡系統(tǒng)的參數表示。

S參數是在傳輸線兩端有終端的條件下定義出來的,一般這Zo=50奧姆,因為VNA port也是50奧姆終端。所以,reference impedance of port的定義不同時,S參數值也不同,即S參數是基于一指定的port Zo條件下所得到的。

2. 看一條線的特性:S11、S21

看一條線的特性:S11、S21

如下圖所示,假設port1是訊號輸入端,port2是訊號輸出端

S11表示在port 1量反射損失(return loss),主要是觀測發(fā)送端看到多大的的訊號反射成份;值越接近0越好(越低越好 ,一般-25~-40dB),表示傳遞過程反射(reflection)越小,也稱為輸入反射系數(Input Reflection Coefficient)。

S21表示訊號從port 1傳遞到port 2過程的饋入損失(insertion loss),主要是觀測接收端的訊號剩多少;值越接近1越好(0dB),表示傳遞過程損失(loss)越小,也稱為順向穿透系數(Forward Transmission Coefficient)。

3、看兩條線的相互關系:S31、S41

雖然沒有硬性規(guī)定1、2、3、4分別要標示在線哪一端,但[Eric Bogatin大師]建議奇數端放左邊,且一般表示兩條線以上cross-talk交互影響時,才會用到S31。以上圖為例,S31意指Near End Cross-talk (NEXT),S41意指Far End Cross-talk (FEXT).

4、看不同模式的訊號成份:SDD、SCC、SCD、SDC

以上談的都是single ended transmission line (one or two line),接著要談differential pair結構。

5、以史密斯圖觀察S參數

因為S11、S22是反映傳輸線的reflection,不難理解S11其實也可以直接以反射系數表示。

既然是反射系數,那就可以用史密斯圖來觀察了,史密斯圖可以想做是把直角坐標的Y軸上下盡頭拉到X軸最右邊所形成

水平軸表示實數R,水平軸以上平面表示電感性,水平軸以下平面表示電容

以一條四英寸長,50歐姆的傳輸線為例,從15M~2GHz的史密斯圖,S11會呈現螺旋狀往圓心收斂,而這螺旋就是dielectric losses absorb造成,越高頻loss越大。

6、仿真范例

取一條100mm長,線寬7mils、銅厚0.7mils、堆棧高4mils,特性阻抗50奧姆的microstrip,以下方reference plane是否有被slot切開做比對。Trace1的地回路是完整的,而Trace2的地有一個橫切的slot造成地回路不連續(xù)。

6.1

觀察Trace 1的S11、S21:S11從1~5GHz都維持在-35dB以下,表示反射成份很?。籗21從1~5GHz都很接近0dB,表示大部分的訊號成份都完整的從port 1傳到port 2。

一條良好的傳輸線,S11、S21會拉蠻開的,隨著頻率增加彼此才會慢慢靠近一些 。另外,從S11可以很清楚看到由線長所決定的共振頻點.

一般50歐姆特性阻抗的microstrip on FR4,有效介電限數大約3.0~3.1,可以透過Design/Nexxim得到.

6.2

觀察Trace 2的S11、S21:S11在1GHz以上時,就超過-20dB了,表示反射成份很大;S21與Trace1比較起來,隨頻率降低的速度也大一倍,表示有較多訊號成份在port 1傳到port 2的過程中損耗。

7.問題與討論

7.1 埠端阻抗是如何影響S11參數的?

Ans:端口阻抗(referenced impedance, Zport)會影響Zin,進而影響S11

For the transmission line with characteristic impedance Zo, the max. impedance referenced to Zport is Zin=Zo*2/Zport ,S11=(Zin-Zport)/(Zin+Zport)

在HFSS內,上式S11中的Zport以實數考慮(non-conjugate matched load for S-parameter),而在Designer或一般電路仿真軟件中,上式S11中的Zport以復數 考慮(conjugate matched load for S-parameter)。在 一些天線或waveguide的應用中,如果埠 端阻抗含虛部,而又希望可以在Designer內看到跟HFSS的S參數 同樣結果,可從以下設定[Tools] [Options] [Circuit Options],un-check [Use circuit S-parameter definition]。

請注意:這只是S參數埠端定義的不同,結果 都是對的,所以不管哪一種定義下,如果轉到Y或Z參數(或是從Designer透過dynamic link HFSS)去看,其值是一樣的。

7.2 Touchstone file (.snp)跟S-parameter是什么關系?

Ans:Touchstone file (.snp)是基于每個頻點的S參數,所定義的一種頻域模型,其格式如下所示:

7.3 為何端口阻抗會影響S參數,但不影響Z參數(Z11)?

Ans:Z11=Vi/Iin與埠端阻抗無關。

7.4 除了靠軟件,還有其他方法檢查Passivity、Causality嗎?

Ans:如圖所示,透過觀察TDRNEXTFEXT是否在T=0之前有響應。

7.5 史密斯圖(Smith Chart)與Causality、Passivity是否有關聯性?

Ans:有的

7.5.1 滿足Causality與Passivity傳輸線的史密斯圖,會呈現以順時針方向往中心螺旋收斂的曲線。

將線長從10mm拉長一倍到20mm,發(fā)現越長的線,其Smith Chart中隨頻率增加而順時針向中心旋轉收斂的步幅也會增加。

把介質loss tangent從0.02改0.06,發(fā)現Smith Chart中隨頻率增加而順時針向中心旋轉的收斂會加快。順時針向中心旋轉與lossy有關。

7.5.2 滿足Causality但a bit violate Passivity傳輸線的史密斯圖,會出現部份頻段貼合,沒有往中心 旋轉收斂。

近幾年的HFSS性能一直提升,想要用簡單的例子搞出non-passivity還不太容易。本例是四條傳輸線(.s8p),故意 降低mesh performance(放大error percentage=0.1%),低頻DC~0.1GHz刻意不求解,并且使用lossless介質。

7.5.3 non-causality and non-passivity的史密斯圖,相對于n*n matrix中不同矩陣區(qū)塊內的violate程度,曲線可能會折彎 (低頻violate passivity嚴重,在Smith Chart也看到低頻曲線有不規(guī)則的折彎),或是不往中心收斂

筆者還看不到HFSS產生的non-causal S參數的Smith Chart會逆時針旋轉,或其時域響應提前發(fā)生的現象 。但可以用Designer內的de-embedded功能產生逆時針旋轉的Smith Chart。

8、Reference

[1] Chapter1 -- 宜蘭大學, 邱建文教授[2] In-Situ De-embedding (ISD) p.6~8 from AtaiTec Corp. (推薦)[3] Power Integrity for I/O Interfaces: With Signal Integrity/ Power IntegrityIn a passive high-speed channel, the speedy way to check for causality is to examine the S-parameter Smith Chart. If the data rotate clockwise, it has positive group delay; implying it to be causal. On the other hand, if the data rotates counterclockwise, this implies it is noncausal.[4] 一篇利用Smith Chart補償Passivity與Causality的專利技術Smith Chart can be used to monitor the passivity and causality of networks under study. For instance, Foster's reaction theorem dictates a general motion in the clockwise direction with frequency for the parameters of an arbitrary network.[5] touchstone spec. 2.0[6] TS1.0 and TS2.0 (推薦)[7] Converting S-Parameters from 50Ω to 75Ω Impedance[8] Scattering Parameters:Concept, Theory, and Applications[9] RF Matching Design[10] Why have non-causality (推薦)

進階篇

目錄

1、前言2、個別S參數與串聯S參數的差別3、雙埠S參數對地回路效應的處理4、兩個2-port S參數,有可能組成一個4-port S參數嗎?5、全3D模型的S參數,與分開的3D模型S參數串連的差別?6、Port阻抗的設定,對S參數本質上,與S參數的使用上,有沒有影響?7、Export S參數模型時,有沒有做port renormalize to 50 ohm,對使用S參數有沒有影響?8、問題與討論

1、前言

S參數是SI與RF領域工程師必備的基礎知識,大家很容易從網絡或書本上找到S,Y,Z參數的說明,筆者也在多年前寫了S參數 -- 基礎篇。但即使如此,在相關領域打滾多年的人, 可能還是會被一些問題困擾著。你懂S參數嗎? 請繼續(xù)往下看...

2、個別S參數與串聯S參數的差別

問題1:為何有時候會遇到每一段的S參數個別看都還好,但串起來卻很差的情況(loss不是1+1=2的趨勢)?

Quick answer : 如果每一線段彼此連接處的real port Zo是匹配的,那loss會是累加的趨勢,但若每一線段彼此連接處的real port Zo差異很大,那就會看到loss不是累加的趨勢,因為串接的接面上會有多增加的反射損失。

(1)下圖所示的三條傳輸線

Line1是一條100mm長,特性阻抗設計在50ohm的微帶線,左邊50mm,右邊50mm。Line2也是一條100mm長的微帶線,左邊50mm維持特性阻抗50ohm,但右邊50mm線寬加倍,特性阻抗變 小到33。Line3也是一條100mm長的微帶線,左邊50mm維持特性阻抗50ohm,但右邊50mm線寬加倍,特性阻抗變 小到33,且呈135o轉折。

觀察Line1的S21發(fā)現,左右兩段的S參數有累加特性

觀察Line2, Line3的S21發(fā)現, 整條線的S參數比起左右兩段個別看的S參數之累加差一些

問題2:為何各別抽BGA與PCB的S參數后,在Designer內串接看總loss,與直接抽BGA+PCB看S參數的結果不同?

Quick answer : 這與結構在3D空間上的交互影響,還有下port位置有時也有影響。

(2)下圖所示是兩層板BGA封裝,放上有完整參考平面的PCB兩層板, 這是在消費性電子產品很常見的應用條件。

黃色是高速的差動對訊號,其在PCB上走線的部分,有很好的完整參考平面,但在BGA端則完全沒有參考平面。

HFSS 3D Layout模擬結果

3、雙埠S參數對地回路效應的處理

問題1:RLC等效電路可以估出訊號線與地回路每一段的RLC特性,但S參數卻不行,原因是什么? S參數帶有地回路的寄生效應嗎?

Quick answer : RLC等效電路是terminal base model,而S參數是port base model,后者看的昰一個port的正負兩端之間的差值。所以S參數雖然有含地回路(return path)寄生效應,但無法單獨分離出地回路的影響。

問題2:在Designer匯入S參數模型時,可以選擇該S參數的電路符號要不要有每一個port的reference ground (negative terminal),或是使用common ground,使用common ground是否表示把每個port的negative terminal短路,會忽略地回路的寄生效應嗎?

Quick answer : 使用common ground,并不會把return path兩端short,S參數本身已經內含地回路的效應。

4、兩個2-port S參數,有可能組成一個4-port S參數嗎?

Quick answer : No. 一個2-port S參數,內涵2x2 (4) matrix單元,即S11, S12, S21, S22,而一個4-port S參數,需內涵4x4 (16) matrix單元。所以明顯的,當有兩條線的兩個2-port S參數,并不足以充分且唯一定義一個4-port S參數,即這兩條"之間"的近端耦合與遠程耦合條件并未被定義。換言之,一個4-port S參數可以簡化(reduce order)分離出兩個2-port S參數,但反之不然。

5、全3D模型的S參數,與分開的3D模型S參數串連的差別

常見的問題是:封裝與PCB板單獨抽S參數后,再于電路仿真軟件串接S參數,這樣的做法跟把封裝與PCB直接在仿真軟件中3D貼合抽S參數會有怎樣的差異?

Quick answer : 封裝與PCB間在Z軸上的空間耦合路徑,只有把封裝與PCB直接在仿真軟件中3D貼合抽S參數時,才會被考慮。這樣的做法當然是最準的做法,但需不需要每個案子都一定 非得這么做不可,其實取決于結構與帶寬考慮。當這條路徑的耦合效應影響,在您所設計的結構下,在一定帶寬以上的影響不能被忽略時,就必須考慮。

6、Port阻抗的設定

Port阻抗的設定,對S參數本質上,與S參數的使用上,有沒有影響?

Quick answer : 雖然renormalize不同的port阻抗,會得到不同的S參數曲線,但該N-port model所定義的物理效應本質上是相同的。所以對于model的使用,理論上沒影響,但實際上 因為tool的transient analysis的數值處理能力(fitting ability)不同,有些時候有影響。

打個比方,在SIwave v4.0很早期的文件,會建議訊號的port阻抗設50ohm,而電源的port阻抗設0.1~1ohm,但目前的SIwave其實就不需要特別這么做,即你可以延續(xù)之前的設定習慣,或是全部都renormalize 50ohm,SIwave吐出的S參數代到Designer去用,都可以得到一樣的結果。如果您使用其他的tool有遇到設不同的port阻抗,得到時域模擬結果不同的情況,建議您可以試試SIwave。

7、Export S參數模型時

Export S參數模型時,有沒有做port renormalize to 50ohm,對使用S參數有沒有影

Quick answer : No

8、問題與討論

(1) S參數無法匯入怎么辦?

Ans:首先檢查tool是否反饋任何錯誤訊息,再來以文本編輯器打開該S參數,檢查其頻點描述定義是否是遞增排列(frequency monotonicity)。會出現這種烏龍錯誤,通常是有人手動編輯去修改S參數造成。

(2) S參數因為port數過多導致模擬耗時怎么辦?

Ans:遇到S參數模擬耗時,首先我會檢查該S參數是否有passivity與causality issue,或是在Designer模擬過程中,注意看看是否在state-space fitting process卡很久。遇到多埠S參數,則試著轉成state space model (.sss),仿真速度會加快不少,而透過SIwave或NdE轉state space model的程序中,建議只勾enforce passivity,不用勾enforce causality,這樣也會節(jié)省不少時間。(因為state space algorithm本身就滿足primitive causality,所以不用擔心其因果性問題)

(3) Toushstone1.0(TS1.0)與TS2.0主要有何差別?

Ans:TS2.0 (.ts)支持mixed reference impedance,而TS1.0 (.snp)每個port的reference impedance都要是相同的50ohm. 以SIwave為例:

以Designer內NdE (Network Data Explorer)為例

不管原本在SIwave或HFSS的port設定是否有指定renormalize,最后要export時還可以再決定要不要overwrite renormalize

(4)0Touchstone file可以設定noise data,那是什么東西,何時使用?

Ans:這是在TS1.0就有定義的功能,可以對Touchstone file附加noise data定義,一般用于主動組件的S參數模型。

當你在Designer匯入S參數模型時,可以右鍵單擊[Edit Model]檢視noise data (如果有的話).

(5)為何在2.2的例子,BGA與PCB各別S參數的loss累加(-0.29-0.8=-1.09)反而是比整個3D model一起看所得到的S參數(-1.06)來的差?

Ans:當BGA與PCB做3D結合的條件下去抽S參數時,此時原本沒有參考平面的BGA上走線,會看到一些PCB上的平面透過solder ball所貢獻的些微回流路徑效應。這點我們也可以透過觀察Z11(Z profile)來驗證。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • RF
    RF
    +關注

    關注

    65

    文章

    3036

    瀏覽量

    166631
  • S參數
    +關注

    關注

    2

    文章

    138

    瀏覽量

    46473

原文標題:RF工程師必須掌握的內容:從淺入深解說S參數

文章出處:【微信號:edn-china,微信公眾號:EDN電子技術設計】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    正是拼的年紀|65歲電子工程師上班VLOG #65歲退休 #電子工程師 #搞笑 #上班vlog

    電子工程師
    安泰小課堂
    發(fā)布于 :2024年07月25日 11:31:02

    嵌入式軟件工程師和硬件工程師的區(qū)別?

    、機器人等。 定義和工作職責 嵌入式軟件工程師的主要職責包括但不限于:設計、開發(fā)、測試和調試嵌入式軟件應用程序,以滿足特定硬件和軟件要求。他們需要理解并掌握嵌入式系統(tǒng)的基本原理,熟悉相關硬件接口
    發(fā)表于 05-16 11:00

    大廠電子工程師常見面試題#電子工程師 #硬件工程師 #電路知識 #面試題

    電子工程師電路
    安泰小課堂
    發(fā)布于 :2024年04月30日 17:33:15

    一位硬件工程師的歷練之路:入門學習理論到... #搞笑 #硬件工程師 #電子工程師 #揚興科技

    硬件工程師揚興科技
    揚興科技
    發(fā)布于 :2024年03月13日 17:50:21

    工程師掌握的10種精密全波整流電路,你都吃透了嗎?

    工程師掌握的10種精密全波整流電路
    的頭像 發(fā)表于 03-12 19:45 ?4320次閱讀
    <b class='flag-5'>工程師</b>必<b class='flag-5'>掌握</b>的10種精密全波整流電路,你都吃透了嗎?

    嵌入式工程師需要掌握哪些技術?

    嵌入式工程師需要掌握哪些技術? 嵌入式系統(tǒng)是當今科技領域中的重要組成部分,它們存在于我們生活的方方面面,智能手機到汽車控制系統(tǒng),家電到醫(yī)療設備。因此,對于那些想要進入嵌入式行業(yè)的
    發(fā)表于 03-04 16:38

    優(yōu)秀電源工程師需要哪些必備技能?

    了以下圖表,以供大家進行參考,查漏補缺。 二、進階技能在掌握了扎實的電源理論基礎知識后,就正式進入我們技能提升的階段啦。接下來我們電源開發(fā)的各個階段出發(fā),對電源工程師需要具備的技能來一一進行分析梳理
    發(fā)表于 01-29 11:29

    自動化工程師必須掌握的六大知識面

    對于電氣工程師來講,圖紙是相當重要的,所以制圖軟件是必須掌握的,這是毫無疑問的。而且電路設計和電氣識圖這兩個知識點是相互關聯的,會畫電氣圖肯定看得懂電氣圖,電氣圖看多了,也能設計電氣圖。這個地方需要根據項目的實際經驗來學,多看
    的頭像 發(fā)表于 12-07 09:31 ?1273次閱讀
    自動化<b class='flag-5'>工程師</b><b class='flag-5'>必須</b><b class='flag-5'>掌握</b>的六大知識面

    資深工程師教你輕松掌握差分放大電路

    資深工程師教你輕松掌握差分放大電路
    的頭像 發(fā)表于 11-23 18:20 ?779次閱讀
    資深<b class='flag-5'>工程師</b>教你輕松<b class='flag-5'>掌握</b>差分放大電路

    硬件工程師需要了解主機廠的標準嗎?

    公司最近購買了GMW14082-2010通用汽車的標準,要求硬件工程師進行閱讀。我有點不清楚這個標準的作用對于我們來說有什么用,里面的內容需要全部都掌握嗎?還是只要知道其中一些關鍵點就行?
    發(fā)表于 11-23 15:03

    FPGA工程師需要具備哪些技能?

    的狀態(tài)機以及高級邏輯電路。 FPGA工程師需要熟練掌握HDL語言,并能夠根據需要靈活使用這些語言。他們需要知道如何將各種邏輯電路和存儲器組合在一起,以實現所需的功能。同時,FPGA工程師還需要
    發(fā)表于 11-09 11:03