采用FPGA DIY 開發(fā)板實現(xiàn)數(shù)碼管靜態(tài)顯示
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1624文章
21539瀏覽量
600518 -
Altera
+關(guān)注
關(guān)注
37文章
774瀏覽量
153770 -
數(shù)碼管
+關(guān)注
關(guān)注
32文章
1872瀏覽量
90730 -
DIY
+關(guān)注
關(guān)注
176文章
885瀏覽量
347840
發(fā)布評論請先 登錄
相關(guān)推薦
采用FPGA DIY開發(fā)板實現(xiàn)數(shù)碼管顯示60進制數(shù)
mc_john 的數(shù)碼管顯示60進制數(shù)視頻。
由FPGA DIY開發(fā)板控制實現(xiàn)數(shù)碼管靜態(tài)顯示1-F
使用靜態(tài)掃描方式，數(shù)碼管循環(huán)顯示1-F。8個數(shù)字顯示相同內(nèi)容。
利用FPGA DIY開發(fā)板實現(xiàn)撥碼開關(guān)控制靜態(tài)數(shù)碼管顯示
FPGA diy作業(yè)實現(xiàn)撥碼開關(guān)控制顯示數(shù)碼管0到8的靜態(tài)顯
采用FPGA DIY開發(fā)板實現(xiàn)數(shù)碼管動態(tài)顯示60計數(shù)
asean的 FPGA DIY 數(shù)碼管動態(tài)顯示60計數(shù)視頻
利用FPGA DIY開發(fā)板控制數(shù)碼管實現(xiàn)0至9循環(huán)顯示
asean的 FPGA DIY 數(shù)碼管實現(xiàn)0至9循環(huán)顯示視頻
通過FPGA DIY開發(fā)板實現(xiàn)撥碼開關(guān)控制數(shù)碼管靜態(tài)顯示
撥碼開關(guān)控制數(shù)碼管的顯示
采用FPGA DIY開發(fā)板實現(xiàn)撥碼開關(guān)控制數(shù)碼管顯示
asean的 FPGA DIY 撥碼開關(guān)控制數(shù)碼管顯示的視頻
采用FPGA DIY實現(xiàn)key1控制靜態(tài)數(shù)碼管顯示
FPGA靜態(tài)數(shù)碼管顯示視頻,通過key1控制數(shù)值的變化
采用FPGA DIY開發(fā)板實現(xiàn)8個靜態(tài)的數(shù)碼管顯示
實現(xiàn)8個數(shù)碼管靜態(tài)循環(huán)顯示0-F。
采用FPGA DIY開發(fā)板實現(xiàn)8個數(shù)碼管的滾動顯示
實現(xiàn)8個數(shù)碼管的滾動顯示，即第1個顯示1,時間1s，然后關(guān)閉;接著然后第2個顯示2，時間1s，關(guān)閉...,一直到最后一個
通過FPGA DIY開發(fā)板實現(xiàn)數(shù)碼管動態(tài)顯示
8個數(shù)碼管動態(tài)顯示數(shù)字，數(shù)碼管依次顯示數(shù)字0~7
FPGA入門系列實驗教程之實現(xiàn)數(shù)碼管靜態(tài)顯示的詳細資料說明
實現(xiàn)開發(fā)板上的數(shù)碼管靜態(tài)循環(huán)顯示 0~F。通過這個實驗，掌握采用 VerilogHDL 語言編
發(fā)表于 06-12 15:59
?19次下載
靜態(tài)數(shù)碼管顯示實驗
本實驗采用了普中科技的51單片機開發(fā)板通過對單片機的編程控制LED數(shù)碼管的靜態(tài)顯示
發(fā)表于 11-23 17:51
?13次下載
工商網(wǎng)監(jiān)
評論