FPGA廠商不斷采用更先進(jìn)的工藝來(lái)降低器件功耗,提高性能,同時(shí)FPGA對(duì)供電電源的精度要求也越加苛刻,電壓必須維持在非常嚴(yán)格的容限內(nèi),如果供電電壓范圍超出了規(guī)范的要求,就有會(huì)影響到FPGA的可靠性,甚至導(dǎo)致FPGA失效。
無(wú)論是Intel (Altera)FPGA還是Xilinx FPGA均在數(shù)據(jù)手冊(cè)中明確提出了電源精度要求,其中要求最高的是內(nèi)核和高速收發(fā)器的供電。舉例來(lái)看,Intel公司的Cyclone V、Cyclone 10 GX、Arria10、Stratix 10的電源精度要求在±30mV以?xún)?nèi)。
Arria10的core和transceiver數(shù)據(jù)手冊(cè)上的供電要求(±30mV):
Stratix10的core和transceiver數(shù)據(jù)手冊(cè)上的供電要求(±30mV):
如果Stratix10需要支持26.6G transceiver時(shí),收發(fā)器供電精度要求 ±20mV以?xún)?nèi):
Xilinx公司的Artix 7、Kintex7、Virtex 7等器件電源精度要求也是在±30mV以?xún)?nèi),KU+、VU+器件要求電源精度必須達(dá)到±22mV以?xún)?nèi)。
Kintek Ultrascale+的core和transceiver數(shù)據(jù)手冊(cè)上的供電要求(±22mV):
由此可見(jiàn),新一代FPGA的供電精度都在±20-30mv左右,已經(jīng)是單板中對(duì)電源精度要求最為苛刻的器件之一了。
由于輸出精度都是理論計(jì)算值,并沒(méi)有考慮單板PCB布線和其他外部設(shè)備引入的干擾和誤差,因此實(shí)際設(shè)計(jì)產(chǎn)品時(shí),電源輸出精度不但必須符合數(shù)據(jù)手冊(cè)中的要求,還必須預(yù)留一定的余量,通常設(shè)計(jì)中,我們還會(huì)保留50%-100%余量,以保證系統(tǒng)長(zhǎng)期可靠工作。
電源的穩(wěn)態(tài)直流精度及計(jì)算方法
供電電源的穩(wěn)態(tài)直流精度主要取決于兩個(gè)因素:電壓調(diào)整精度和輸出電壓紋波。這里有一個(gè)誤區(qū),很多工程師只通過(guò)DC-DC數(shù)據(jù)手冊(cè)上的電壓輸出精度來(lái)判斷器件是否符合要求,其實(shí)這是不正確的。 首先很多DC-DC需要外部反饋電阻來(lái)決定最終的輸出電壓,數(shù)據(jù)手冊(cè)上的電壓調(diào)整精度是指芯片本身的輸出精度,并沒(méi)有計(jì)算反饋電路引入的偏差。其次,器件數(shù)據(jù)手冊(cè)上的電壓輸出精度并不包含輸出電壓紋波,必須將兩者疊加計(jì)算才能得到正確的直流穩(wěn)態(tài)精度。
正確的電源穩(wěn)態(tài)直流精度的計(jì)算公式如下:
電源直流穩(wěn)態(tài)精度 =器件輸出精度(這里要求全溫度,全負(fù)載時(shí)的精度,很多器件手冊(cè)只給出典型值,因此要小心)+ ? 紋波 + 外部反饋電阻精度引入的誤差。
高精度電源對(duì)減低FPGA功耗的作用
除了電源精度影響整個(gè)系統(tǒng)的穩(wěn)定性和可靠性,更高精度的電源還可以幫助我們降低系統(tǒng)功耗。
我們舉一個(gè)例子,一個(gè)FPGA推薦的典型工作電壓為0.85V,最高工作電壓為0.88V,最低工作電壓為0.82V, 假設(shè)供電DC-DC實(shí)際穩(wěn)態(tài)直流精度是±30mV ,那么DC-DC必須正好工作在0.85V,如果電壓更低,就會(huì)低于FPGA對(duì)電壓下限的要求。
-
電源
+關(guān)注
關(guān)注
184文章
17400瀏覽量
248764 -
FPGA
+關(guān)注
關(guān)注
1624文章
21538瀏覽量
600461 -
收發(fā)器
+關(guān)注
關(guān)注
10文章
3350瀏覽量
105729
原文標(biāo)題:關(guān)于FPGA電源精度要求
文章出處:【微信號(hào):ALIFPGA,微信公眾號(hào):FPGA極客空間】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論