Wishbone總線的主要特征概括

Wishbone總線是Silicore公司推出的片上總線協(xié)議。它的結(jié)構(gòu)極其簡單、靈活，又完全公開、完全免費(fèi)，獲得眾多支持。圖3 給出了Wishbone總線的邏輯結(jié)構(gòu)：Wishbone 總線的主要特征概括如下：

圖29 Wishbone總線結(jié)構(gòu)圖

● 所有應(yīng)用使用一個總線體系結(jié)構(gòu)；● 簡單、緊湊的體系結(jié)構(gòu)；● 支持多控制器；● 64位地址空間；● 8～64 位數(shù)據(jù)總線（可擴(kuò)展）；● 單周期讀和寫；● RMW（R E A D - M O D I F Y - W R I T E ）周期；● 事件周期；● 支持重試；● 支持內(nèi)存映射，F(xiàn)IFO（FISRT IN FIRST O U T ）和十字互連接口；● 提供為較慢設(shè)備使用而扼制數(shù)據(jù)流的機(jī)制；● 使用者定義標(biāo)志為，確定數(shù)據(jù)傳輸類型；● 由終端用戶定義仲裁方式。

總結(jié)

在以上介紹的三種總線中，CoreConnect雖免費(fèi)不過需要IBM 公司許可，ARM 沒有明確的正式說法，可能也會免費(fèi)，而Wishbone 是絕對免費(fèi)的。三種總線都是同步的總線，使用時鐘上升沿驅(qū)圖7 8-bit SLAVE輸出端口動和采樣信號。總線的基本操作幾乎沒有區(qū)別，最大的區(qū)別在于提供的特性和規(guī)范的完整性。CoreConnect和AMBA都給設(shè)計(jì)者提供了一種系統(tǒng)總線的選擇。系統(tǒng)集成設(shè)計(jì)者當(dāng)試圖連接為不同連接設(shè)計(jì)的設(shè)備時會遇到問題，在建立全面完整的系統(tǒng)時需要橋。而在Wishbone 中，所有的IP核都連接在同一標(biāo)準(zhǔn)接口上。系統(tǒng)設(shè)計(jì)者可以選擇在一個微處理器核上實(shí)現(xiàn)兩個接口，一個給高速低延遲設(shè)備，一個給低速低性能設(shè)備。綜上所述，我們認(rèn)為采取Wishbone作為IP核的基本互聯(lián)的接口標(biāo)準(zhǔn)更便于設(shè)計(jì)，它的信號十分直接，如果需要可以很容易被其它接口所采用。

Wishbone 總線完全公開、完全免費(fèi)，易于推廣，當(dāng)然一個規(guī)范能否成為行業(yè)標(biāo)準(zhǔn)，除了本身的技術(shù)特性外，還要看是否被業(yè)界接受。Wishbone已被OPENCORE 聯(lián)盟采用，并且有可能成為IEEE標(biāo)準(zhǔn)。因此，Wishbone 總線從技術(shù)上講簡單、靈活、功能強(qiáng)大及易于移植，從經(jīng)濟(jì)角度考慮又全部免費(fèi)，易于全面推廣。我們認(rèn)為它極有可能成為未來SoC片上總線的通用標(biāo)準(zhǔn)，其前景看好。