基于CMOS工藝下的Gillbert單元乘法器的研究

引言

在集成電路系統(tǒng)中，模擬乘法器在信號(hào)調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動(dòng)增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。

CMOS模擬乘法器的工作原理有三種：基于MOS管在飽和區(qū)工作時(shí)的平方法則，這種模擬乘法器性能好，但結(jié)構(gòu)復(fù)雜；基于MOS管在線性區(qū)工作時(shí)的電流電壓法則，這種模擬乘法器比較適宜低壓運(yùn)用；采用Gillbert單元實(shí)現(xiàn)的模擬乘法器。本文詳細(xì)分析了采用Gillbert單元實(shí)現(xiàn)的模擬乘法器的原理，對(duì)其進(jìn)行了改進(jìn)，使它能擁有更低的工作電壓和更大的輸入范圍。

基本電路原理

簡(jiǎn)單的Gillbert單元CMOS模擬乘法器如圖1所示，圖中M1管給乘法器提供偏置電流ISS。忽略MOS管的溝道長(zhǎng)度調(diào)制效應(yīng)，工作在飽和區(qū)的MOS管電流都可以寫(xiě)成：

若M2、M3的寬長(zhǎng)比相同，設(shè)為（w／1）2，由Vx=VGS3-VGS2可得：

若M4、M5、M6、M7這四個(gè)管子的寬長(zhǎng)比相同，設(shè)為（w／1）4，則可以得到：

由VGS4-VCS5=Vy得：

從而有：

同理可得：

所以：

如此就實(shí)現(xiàn)了乘法功能。

如果要使圖1中的乘法器正常工作，那么至少要保證所有的管子都處在飽和工作區(qū)，因此電源電壓至少需要：

式中在電源的飽和壓降。如果要實(shí)現(xiàn)兩個(gè)大電電壓較低的情況下，電路不能正常工作，因此需要對(duì)它進(jìn)行改進(jìn)，降低乘法器的工作電壓。

如圖2所示，將輸入電壓Vx產(chǎn)生的電流通過(guò)M4、M5鏡像到M6、M7管。把M2、M3的寬長(zhǎng)比設(shè)成相等，用（w／1）2，3來(lái)表示；把M8、M9、M10、M11的寬長(zhǎng)比設(shè)成相等，用（w／1）8，9來(lái)表示；把M4、M5、M6、M7的寬長(zhǎng)比設(shè)成相等。可得：

與圖1中的電路相比，圖2的模擬乘法器工作所需要的電源電壓比圖1少一個(gè)飽和壓降，所以能在更低的電源電壓下工作。與圖1相似，如果圖2的電路要正常工作，那么

的飽和壓降。如果要實(shí)現(xiàn)兩個(gè)大電壓信號(hào)的相乘，該輸入范圍是遠(yuǎn)遠(yuǎn)不夠的。因此，本文在乘法器的輸入端加入了一個(gè)有源衰減電路，以增大電路的輸入范圍。

NMOS有源衰減電路如圖3（a）所示，它提供Vx的輸入；PMOS有源衰減電路如圖3（b）所示，提供Vy的輸入。兩個(gè)電路的原理相同，以圖3（a）中的NMOS電路為例，設(shè)A點(diǎn)輸入電壓VA，M2處在飽和區(qū)，VB

M5、M6作為電平位移電路，為乘法器的輸入端提供電壓偏置。由（11）式可得：

通過(guò)調(diào)整M1、M2的寬長(zhǎng)比可以調(diào)節(jié)Vout與Vin的比值，改變它的輸入范圍。

仿真結(jié)果

基于上華0．6μm CMOS工藝，電路采用Cadence Spectre仿真器進(jìn)行了仿真模擬。乘法器使用3V電源電壓時(shí)，仿真結(jié)果顯示，當(dāng)輸入電壓在0～2V之間變化時(shí)，輸出基本上與輸入成線性變化。也就是說(shuō)，采用3V電源電壓時(shí)，乘法器的兩個(gè)輸入電壓能夠達(dá)到2V而不產(chǎn)生明顯線性失真。這驗(yàn)證了本文設(shè)計(jì)的正確性。

結(jié)語(yǔ)

本文分析了CMOS工藝下的Gillbert單元乘法器，對(duì)這種乘法器做了改進(jìn)，降低了乘法器工作所需要的電源電壓，擴(kuò)大了乘法器的輸入范圍。