通過采用CPLD芯片實(shí)現(xiàn)對(duì)MOSFET器件電路的保護(hù)設(shè)計(jì)

1.概述

功率MOSFET最初是從MOS集成電路發(fā)展起來的，它通過增加源漏橫向距離提高器件耐壓，從而實(shí)現(xiàn)集成電路中高壓驅(qū)動(dòng)[1].功率MOSFET已大量應(yīng)用于電力電子，消費(fèi)電子、汽車電子和水聲工程等領(lǐng)域。雖然功率MOSFET具有效率高、結(jié)構(gòu)簡單、便于數(shù)字化控制等優(yōu)點(diǎn)，但是其采用的電力電子器件對(duì)過壓過流的承受能力較差，容易燒毀，因此保護(hù)電路的設(shè)計(jì)非常重要，并且要求保護(hù)響應(yīng)時(shí)間做到微秒級(jí)[2].功率MOSFET保護(hù)主要是指過流保護(hù)，對(duì)于過壓的情況一般采用吸收電路來進(jìn)行抑制。

在水聲發(fā)射機(jī)功率MOSFET的設(shè)計(jì)和使用中，常常由于輸入信號(hào)的異常和環(huán)境干擾，而導(dǎo)致功率放大器容易燒毀。

針對(duì)功率MOSFET易受損或燒壞的情況，在水聲發(fā)射機(jī)應(yīng)用中專門設(shè)計(jì)了一種以CPLD（復(fù)雜可編程邏輯器件）為核心器件的可編程保護(hù)電路。目前CPLD已經(jīng)得到廣泛應(yīng)用。它具有體系結(jié)構(gòu)/邏輯單元靈活、處理速度快、集成度高、可實(shí)現(xiàn)較大規(guī)模電路、編程靈活、設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定、可實(shí)時(shí)在線檢驗(yàn)以及適用范圍廣等優(yōu)點(diǎn)，因此逐步被應(yīng)用于各類保護(hù)電路設(shè)計(jì)中[3].

鑒于CPLD的諸多優(yōu)點(diǎn)，本設(shè)計(jì)采用單獨(dú)CPLD芯片為核心，不需要單片機(jī)或DSP進(jìn)行控制，來解決以MOSFET為核心的大功率發(fā)射機(jī)激勵(lì)信號(hào)異?；蚬收纤鶐淼膰?yán)重問題，為發(fā)射機(jī)的MOSFET電路的安全穩(wěn)定運(yùn)行起到保護(hù)作用。CPLD保護(hù)電路在輸入高電平長脈沖、連續(xù)信號(hào)和短周期脈沖等典型異常信號(hào)情況下，通過簡單改變代碼參數(shù)就可以防止異常的信號(hào)進(jìn)入到后級(jí)損壞功率MOSFET,實(shí)現(xiàn)對(duì)電路的保護(hù)作用。

2.功率MOSFET基本原理

功率MOSFET電路的基本原理是：采用V1,V2,V3和V4四只可關(guān)斷的功率器件組成一個(gè)H橋型丁類開關(guān)放大器（如圖1所示）。圖1中，對(duì)角的2只功率器件（V1和V4,V2和V3）同時(shí)導(dǎo)通和關(guān)斷。同一側(cè)（V1和V2,V3和V4）的器件交替導(dǎo)通和關(guān)斷，且激勵(lì)信號(hào)相差180.這樣，當(dāng)上邊的器件關(guān)斷（導(dǎo)通）時(shí)，下邊的就導(dǎo)通（關(guān)斷）。因此輸出A,B兩點(diǎn)的電位按照輸入激勵(lì)信號(hào)設(shè)定的頻率（或脈寬），輪流在電源的“+”和“-”之間切換。

功率MOSFET在實(shí)際應(yīng)用過程中，電路上存在高電壓和大電流，并且回路上的分布電容和分布電感都很大，功率器件門極激勵(lì)信號(hào)稍有故障就會(huì)在功率回路上引起過電壓（或過電流）而燒毀設(shè)備或器件。所以，這種功率放大器不僅要有完備的過壓過流保護(hù)功能，更重要的是要求輸入至功率放大器橋路上的功率器件門極激勵(lì)信號(hào)穩(wěn)定可靠[4].

3.保護(hù)電路CPLD實(shí)現(xiàn)

CPLD保護(hù)電路的內(nèi)部主要由電源轉(zhuǎn)換，晶體振蕩器，CPLD,輸出端口驅(qū)動(dòng)等部分組成。

保護(hù)電路組成框圖如圖2所示。

保護(hù)電路的核心部分主要是一個(gè)CPLD,所有的功能都是通過對(duì)此器件進(jìn)行邏輯編程來實(shí)現(xiàn)。硬件上是對(duì)來自DSP電路的模擬輸出脈沖進(jìn)行信號(hào)轉(zhuǎn)換和保護(hù)，對(duì)應(yīng)的輸出為兩路驅(qū)動(dòng)信號(hào)和一路包絡(luò)信號(hào)。兩路輸出信號(hào)包絡(luò)相同，時(shí)間同步，信號(hào)高低電平相反。包絡(luò)信號(hào)就是兩路輸出信號(hào)的包絡(luò)，時(shí)間同步。兩路輸出信號(hào)經(jīng)過光隔隔離并反相后為功率MOSFET提供發(fā)射激勵(lì)信號(hào)源，包絡(luò)信號(hào)經(jīng)光隔后為功率電路提供控制信號(hào)。

CPLD保護(hù)電路主要對(duì)輸入MOSFET電路的典型異常信號(hào)，包括連續(xù)波信號(hào)、短周期脈沖信號(hào)和高電平長脈沖信號(hào)進(jìn)行輸入保護(hù)。所有異常輸入信號(hào)通常由這三種信號(hào)組合而成。假設(shè)連續(xù)波信號(hào)是超過10ms脈沖寬度的信號(hào)；短周期脈沖信號(hào)是小于200ms脈沖周期的信號(hào)。對(duì)其他不同參數(shù)異常信號(hào)的處理，可通過簡單設(shè)置軟件計(jì)數(shù)器來改變。保護(hù)電路軟件流程圖如圖3所示。

保護(hù)電路的具體保護(hù)功能與時(shí)序圖如下所示：

當(dāng)DSP電路給保護(hù)電路輸入連續(xù)高電平，保護(hù)電路會(huì)以第一個(gè)上升沿為基準(zhǔn)，開始檢測10kHz頻率信號(hào)的第一個(gè)周期（即100μs），如果沒有下跳沿，保護(hù)輸出50μs長高電平后，關(guān)閉輸出端口，保持低電平，兩路驅(qū)動(dòng)信號(hào)輸出和輸入時(shí)序如圖4所示。

若DSP電路給保護(hù)電路輸入連續(xù)波形信號(hào)，保護(hù)電路將會(huì)以第一個(gè)上升沿為基準(zhǔn)，每隔200ms輸出一個(gè)10ms的脈沖波，避免連續(xù)工作損壞功率MOSFET,兩路驅(qū)動(dòng)信號(hào)輸出和輸入信號(hào)時(shí)序如圖5所示。

若輸入信號(hào)兩脈沖之間的間隔小于200ms,保護(hù)模塊在第一個(gè)脈沖輸入之后將會(huì)管制200ms的時(shí)間，保持在這200ms以內(nèi)持續(xù)低電平后恢復(fù)正常，響應(yīng)下一個(gè)脈沖信號(hào)的到來，以脈沖信號(hào)的周期為20ms為例。兩路驅(qū)動(dòng)信號(hào)輸出和輸入時(shí)序如圖6所示。

CPLD保護(hù)電路實(shí)現(xiàn)的邏輯圖見圖7所示。

OSC-晶振輸入信號(hào)；PWM_IN-輸入脈沖信號(hào)或者異常干擾信號(hào)；SIG1_OUT-輸出信號(hào)1;SIG2_OUT-輸出信號(hào)2;ENVEOUT-控制信號(hào)；TEST1-10ms包絡(luò)信號(hào)、輸出信號(hào)包絡(luò)和高電平檢測信號(hào)的與；TEST2-高電平檢測信號(hào)；TEST3-信號(hào)包絡(luò)檢測信號(hào)。SIG1_OUT、SIG2_OUT和ENVEOUT信號(hào)進(jìn)入MOSFET功率管驅(qū)動(dòng)芯片輸入端，其輸出是MOSFET的輸入信號(hào)。

圖7中三角形符號(hào)輸出表示的是對(duì)輸入信號(hào)增強(qiáng)驅(qū)動(dòng)能力；矩形表示的是邏輯模塊；其他圖形標(biāo)識(shí)的是輸入輸出和邏輯符號(hào)。邏輯圖的五大功能模塊介紹如下：

①分頻模塊：

該模塊的功能是起到分頻作用，保證每個(gè)模塊在做延時(shí)的時(shí)候誤差保持在要求的范圍內(nèi)，還能夠保證占用系統(tǒng)資源很小。

②10ms包絡(luò)模塊：

該模塊的功能是使輸出信號(hào)的脈沖寬度不會(huì)大于10ms,根據(jù)時(shí)鐘頻率產(chǎn)生一個(gè)10ms的包絡(luò)信號(hào)與信號(hào)包絡(luò)模塊的輸出信號(hào)相與，就會(huì)得到一個(gè)10ms的包絡(luò)，在沒有信號(hào)輸入的情況下，輸出為低。

③根據(jù)信號(hào)產(chǎn)生包絡(luò)模塊：

該模塊的功能是根據(jù)輸入信號(hào)，輸出一個(gè)與輸入信號(hào)同相位的包絡(luò)信號(hào)。沒有信號(hào)輸入的情況下，輸出為低。

④連續(xù)高電平檢測模塊：

該模塊的功能是檢測輸入信號(hào)是否是連續(xù)高電平，如果是連續(xù)高電平，使輸出為一個(gè)脈寬很窄的信號(hào)，然后拉低，在沒有信號(hào)輸入的情況下，輸出為低。

⑤200ms死區(qū)模塊：

該模塊的功能是產(chǎn)生一個(gè)200ms的死區(qū)，即輸出有200ms的時(shí)間為低電平，該模塊是根據(jù)信號(hào)的下降沿來出發(fā)的，當(dāng)輸入信號(hào)下降沿到來的時(shí)候，輸出拉低，并保持200ms時(shí)間，200ms過后，輸出置高。

4.試驗(yàn)驗(yàn)證

在功率MOSFET保護(hù)電路輸入端分別輸入正常信號(hào)、連續(xù)高電平、連續(xù)波信號(hào)和短周期的脈沖信號(hào)。在沒有保護(hù)電路的情況下，若輸入端輸入這幾種異常信號(hào)，發(fā)射機(jī)功率MOSFET電路必將燒毀。保護(hù)電路輸出經(jīng)光隔隔離并高低電平轉(zhuǎn)換后驅(qū)動(dòng)MOSFET工作。在試驗(yàn)室情況下，各種情況的正常、異常輸入信號(hào)經(jīng)CPLD保護(hù)電路后輸出信號(hào)實(shí)測波形如圖8~11所示。

第一路是原始輸入激勵(lì)信號(hào)，第二路是保護(hù)電路的輸出信號(hào)，第三路是包絡(luò)信號(hào)。

由圖中可知，異常信號(hào)經(jīng)CPLD保護(hù)電路邏輯處理后，輸出滿足系統(tǒng)要求并且使功率MOSFET可以接受的輸入信號(hào)。

5.結(jié)論

本文提出了采用CPLD芯片解決大功率發(fā)射機(jī)激勵(lì)信號(hào)異?；蚬收蠋碇卮笪：Φ姆椒?。

通過系統(tǒng)模擬測試以及實(shí)際拷機(jī)測試，驗(yàn)證了本設(shè)計(jì)的正確性和可行性?，F(xiàn)已將此設(shè)計(jì)應(yīng)用于某大功率發(fā)射機(jī)項(xiàng)目的保護(hù)電路中，最大限度減小了因激勵(lì)信號(hào)異常和故障給發(fā)射機(jī)帶來的危害。另外，本設(shè)計(jì)的硬件電路具有較強(qiáng)的通用性，只需稍加改變軟件編程，就可以應(yīng)用于其他電路的信號(hào)處理設(shè)計(jì)中。