Virtex-5系統(tǒng)監(jiān)控器的安全管理解決方案

電信行業(yè)要求具有很高的服務(wù)可用性-正如你一拿起電話就希望聽到撥號(hào)音一樣。隨著寬帶服務(wù)提供商爭(zhēng)相進(jìn)入音頻和視頻領(lǐng)域（伴隨所謂的“三重播放”的展開），用戶期望他們可以在這些領(lǐng)域?qū)崿F(xiàn)同樣的高可用性。

高可用性只能通過(guò)為構(gòu)成系統(tǒng)的硬件提供冗余性來(lái)實(shí)現(xiàn)。然而，為了有效管理這種冗余，系統(tǒng)必須能夠監(jiān)控自己的運(yùn)行狀態(tài)，如果發(fā)生故障，系統(tǒng)必須在用戶覺察到任何故障停機(jī)之前切換到備用硬件。對(duì)物理環(huán)境的密切監(jiān)控，讓運(yùn)營(yíng)商可以在發(fā)生任何部件故障時(shí)采取積極行動(dòng)。這涉及到監(jiān)控機(jī)架內(nèi)部的物理環(huán)境，利用各種傳感器來(lái)記錄相關(guān)變量，比如溫度、電源電壓、濕度和冷卻性能等。

FPGA是高可用性基礎(chǔ)設(shè)施中的重要構(gòu)建模塊。因此，應(yīng)該密切監(jiān)控系統(tǒng)內(nèi)FPGA的片上環(huán)境及其周圍環(huán)境。Xilinx Virtex-5系統(tǒng)監(jiān)控器可以更加輕松地監(jiān)控FPGA及其外部環(huán)境。

Virtex-5系統(tǒng)監(jiān)控器

Virtex-5系統(tǒng)監(jiān)控器能夠讓用戶輕松獲得FPGA片上（芯片）溫度和電源條件方面的信息。它還可以通過(guò)外部模擬輸入通道獲取外部傳感器信息（最多可以監(jiān)控17個(gè)外部傳感器）。獲取上述信息需要很少的設(shè)計(jì)努力，甚至不需要，具體取決于所需的功能。常見的功能，比如報(bào)警、自動(dòng)通道定序器和數(shù)據(jù)平均，都可以從系統(tǒng)監(jiān)控器模塊中得到，這樣設(shè)計(jì)人員就能夠輕而易舉地開發(fā)出一個(gè)解決方案。

圖1給出了Virtex-5系統(tǒng)監(jiān)控器的結(jié)構(gòu)圖。該監(jiān)控器的核心是一個(gè)10位（每秒200，000個(gè)采樣）模數(shù)轉(zhuǎn)換器（ADC）。ADC的模擬輸入范圍是0“1V。在10比特的分辨率下，該ADC能夠處理的輸入電壓精度大約為1mV。

如圖1所示，片上傳感器和外部模擬輸入通道都通過(guò)模擬多路復(fù)用器與ADC輸入端相連。因此，從不同傳感器獲得的電壓必須由ADC轉(zhuǎn)化成數(shù)字量。測(cè)量結(jié)果被寫入狀態(tài)寄存器，并能夠利用FPGA架構(gòu)或者通過(guò)FPGA和PCB的JTAG基礎(chǔ)設(shè)施從外部輕松讀取上述狀態(tài)寄存器中的數(shù)據(jù)。利用同樣的接口也可以對(duì)監(jiān)控器的控制寄存器進(jìn)行讀寫操作?？刂萍拇嫫鲗?duì)系統(tǒng)監(jiān)控器的操作（例如，針對(duì)測(cè)試、編程報(bào)警極限和傳感器平均的要求選擇合適的傳感器通道）進(jìn)行配置。加電后不久系統(tǒng)監(jiān)控器就完全進(jìn)入工作狀態(tài)，而且在不配置FPGA的條件下就能夠進(jìn)行正確的操作。默認(rèn)情況下，加電后只會(huì)監(jiān)控片上傳感器；但也可以啟用外部模擬輸入。配置前只能通過(guò)JTAG測(cè)試訪問(wèn)端口（TAP）獲取測(cè)量信息。

1. 用戶報(bào)警

系統(tǒng)監(jiān)控器的實(shí)用內(nèi)置特性之一是，它能為片上傳感器生成報(bào)警信號(hào)。設(shè)計(jì)師能夠設(shè)定上述報(bào)警信號(hào)的閾值。系統(tǒng)監(jiān)控器可以自主監(jiān)控這些傳感器，并且只有在檢測(cè)到報(bào)警狀態(tài)時(shí)才會(huì)對(duì)系統(tǒng)發(fā)出報(bào)警。

系統(tǒng)監(jiān)控器還含有一個(gè)工廠設(shè)置的報(bào)警狀態(tài)，被稱為過(guò)熱報(bào)警（OT）。一旦啟用該功能，如果檢測(cè)到芯片溫度高于125℃，系統(tǒng)監(jiān)控器就會(huì)請(qǐng)求關(guān)閉整個(gè)芯片。當(dāng)芯片冷卻到設(shè)定的溫度水平時(shí)，才給芯片加電。在芯片掉電期間，系統(tǒng)監(jiān)控器會(huì)繼續(xù)操作片上傳感器，并且對(duì)其進(jìn)行監(jiān)控。

默認(rèn)情況下不會(huì)啟用OT功能，如果需要，必須明確啟用此功能方可生效。

2. 對(duì)“檢驗(yàn)器”進(jìn)行檢驗(yàn)

為了讓Virtex-5系統(tǒng)監(jiān)控器提供精確而又可靠的環(huán)境信息，需要對(duì)測(cè)量數(shù)據(jù)和系統(tǒng)監(jiān)控器操作進(jìn)行可靠性檢查。系統(tǒng)監(jiān)控器擁有大量有助于保證操作可靠性的功能。ADC的內(nèi)置自動(dòng)校準(zhǔn)功能和傳感器可以糾正模擬測(cè)量系統(tǒng)中由工作環(huán)境造成的任何漂移。自檢功能還能讓系統(tǒng)主機(jī)對(duì)系統(tǒng)監(jiān)控器的運(yùn)行狀態(tài)進(jìn)行監(jiān)控。

利用系統(tǒng)監(jiān)控器JTAG訪問(wèn)功能

Virtex-5系統(tǒng)監(jiān)控器還具備一個(gè)新功能，即通過(guò)JTAG TAP訪問(wèn)模塊的所有功能。通過(guò)實(shí)現(xiàn)模擬測(cè)試和訪問(wèn)模擬信息，您能夠利用系統(tǒng)中現(xiàn)有的JTAG獲得更大的價(jià)值和效率。在配置FPGA（該FPGA作為實(shí)際生產(chǎn)中PCB測(cè)試方案的一部分）之前或正常操作的過(guò)程中，可以訪問(wèn)這些功能，從而簡(jiǎn)化了調(diào)試。

為了簡(jiǎn)化PCB的電源電壓和電流之類的片外測(cè)量，您可以在配置FPGA之前使用特殊的JTAG命令來(lái)為外部模擬輸入創(chuàng)造條件。即使配置完FPGA，系統(tǒng)監(jiān)控器也不需要在設(shè)計(jì)中進(jìn)行明確例示，因此可以通過(guò)JTAG TAP訪問(wèn)那些用于實(shí)現(xiàn)調(diào)試功能的特性，即使是在設(shè)計(jì)后期。為了確保系統(tǒng)監(jiān)控器的可用性，唯一的要求在于，必須提供正確的PCB支持。這涉及與系統(tǒng)監(jiān)控器用戶指南中描述的外部2.5V參考IC進(jìn)行連接的問(wèn)題。

圖2顯示了一個(gè)典型診斷應(yīng)用，在正常操作時(shí)對(duì)FPGA的物理運(yùn)行環(huán)境進(jìn)行監(jiān)控。在圖2的例子中，系統(tǒng)監(jiān)控器用于觀察大電流需求期間（從t0時(shí)刻開始）功率分配系統(tǒng)（PDS）中的電壓（IR）降。在上述高活動(dòng)期間，我們還監(jiān)控了FPGA的溫度。能夠在開發(fā)階段迅速確定電源或PCB設(shè)計(jì)的潛在問(wèn)題。JTAG訪問(wèn)功能還提供了一個(gè)簡(jiǎn)便的方法，能夠確認(rèn)特定設(shè)計(jì)是否配有適當(dāng)?shù)睦鋮s系統(tǒng)。ChipScope Pro分析器可以輕松訪問(wèn)系統(tǒng)監(jiān)控器；而且，這種訪問(wèn)功能還能夠輕松地集成到其它JTAG測(cè)試和編程環(huán)境中。

系統(tǒng)集成

除了能夠利用JTAG TAP輕松訪問(wèn)系統(tǒng)監(jiān)控器之外，還可以通過(guò)FPGA架構(gòu)訪問(wèn)系統(tǒng)監(jiān)控器的控制和狀態(tài)寄存器。利用FPGA架構(gòu)可以在任何時(shí)刻對(duì)這些寄存器進(jìn)行配置和讀取。允許通過(guò)JTAG TAP控制器和架構(gòu)接口對(duì)系統(tǒng)監(jiān)控器的寄存器進(jìn)行雙重訪問(wèn)，并提供了相應(yīng)的仲裁方案來(lái)管理可能出現(xiàn)的爭(zhēng)用現(xiàn)象。

在設(shè)計(jì)中例示系統(tǒng)監(jiān)控器，并在FPGA配置過(guò)程中對(duì)其初始化時(shí)，還能夠定義這些寄存器的內(nèi)容。因此，可以對(duì)系統(tǒng)監(jiān)控器進(jìn)行配置使其以用戶自定義的運(yùn)行（后配置）模式啟動(dòng)。架構(gòu)接口就是我們所熟知的動(dòng)態(tài)重配置端口（DRP）。DRP是一個(gè)并行的16位同步數(shù)據(jù)端口（類似于block RAM）。

對(duì)于需要對(duì)系統(tǒng)監(jiān)控器進(jìn)行更多控制的高級(jí)應(yīng)用（此時(shí)）而言，DRP能夠讓系統(tǒng)監(jiān)控器輕松地映射到硬/軟微處理器的外設(shè)地址空間中。圖3顯示了一個(gè)典型系統(tǒng)管理應(yīng)用，這里MicroBlaze處理器運(yùn)行一個(gè)類似于協(xié)議的智能平臺(tái)管理接口（IPMI），并且通過(guò)管理通道（如以太網(wǎng)，甚至是簡(jiǎn)單的UART/調(diào)制解調(diào)器）與系統(tǒng)主機(jī)進(jìn)行通信。

系統(tǒng)監(jiān)控器還以通用ADC的形式提供了一個(gè)重要的微處理器外設(shè)。這是業(yè)界首次將微控制器中常見的模擬外設(shè)集成到FPGA中。此外，該系統(tǒng)還可以完全控制ADC操作。ADC提供了大量采樣模式，并且支持單極、雙極和全差分模擬輸入方案。

本文小結(jié)

Virtex-5系統(tǒng)監(jiān)控器為一般的片上和外部環(huán)境監(jiān)控需求提供了一個(gè)大大簡(jiǎn)化了的解決方案。其功能訪問(wèn)需要極少的開發(fā)和設(shè)計(jì)工作。通過(guò)將系統(tǒng)監(jiān)控器和JTAG TAP控制器連接在一起，JTAG功能已經(jīng)延伸到新的應(yīng)用領(lǐng)域，從而實(shí)現(xiàn)了新的測(cè)試能力。我們非常希望收到您對(duì)本文所提到的任何專題的意見和反饋信息，特別是我們的開發(fā)隊(duì)伍如何更好地為您的系統(tǒng)監(jiān)控和測(cè)試需求提供支持。