0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于SEP3203處理器和SSDl770芯片實(shí)現(xiàn)外接偽彩顯示接口的設(shè)計(jì)

電子設(shè)計(jì) ? 來源:?jiǎn)纹瑱C(jī)與嵌入式系統(tǒng)應(yīng)用 ? 作者:王莉,鐘銳 ? 2020-07-16 08:09 ? 次閱讀

SSDl770是晶門科技公司于2005年推出的一款用于點(diǎn)陣顯示系統(tǒng)的單片CMOS彩色STN LCD驅(qū)動(dòng)控制器。目前,SSDl770已經(jīng)應(yīng)用于傳統(tǒng)的工控機(jī)領(lǐng)域8080系列微控制器的連接,而在32位嵌入式系統(tǒng)領(lǐng)域內(nèi)的應(yīng)用還很少。本文主要研究LCD控制器SSDl770與ARM7TDMI內(nèi)核的嵌入式微處理器SEP3203之間的系統(tǒng)連接及底層、上層軟件開發(fā),并最終在產(chǎn)品中得到應(yīng)用。

1、系統(tǒng)介紹

1.1 系統(tǒng)構(gòu)成

系統(tǒng)主要由SEP3203處理器和偽彩點(diǎn)陣型圖形LCD控制器SSDl770組成。系統(tǒng)接口示意圖如圖1所示。

基于SEP3203處理器和SSDl770芯片實(shí)現(xiàn)外接偽彩顯示接口的設(shè)計(jì)

1.2 SEP3203概述

SEP3203是由東南大學(xué)國家專用集成電路ASIC)與系統(tǒng)工程技術(shù)研究中心設(shè)計(jì)的一款基于ARM7TDMI內(nèi)核的16/32位RISC微控制器,面向低成本手持設(shè)備和其他通用嵌入式設(shè)備。它集成了支持黑白、灰度、彩色的LCD控制器。SEP3203中的彩色LCD控制器主要用于TFT真彩顯示,不能直接控制CSTN(偽彩)顯示,須通過外接偽彩控制器來實(shí)現(xiàn)偽彩顯示。

SEP3203處理器內(nèi)嵌20 KB零等待的靜態(tài)存儲(chǔ)器SRAM,提供SDRAM控制器;可擴(kuò)展支持各種SRAM接口的設(shè)備;提供可自由控制的GPIO口,同時(shí)具有多種控制器接口。

1.3 SSDl770概述

SSDl770是一個(gè)單片高度集成的偽彩點(diǎn)陣型LCD控制驅(qū)動(dòng)器件。它內(nèi)含3128l4位的圖形數(shù)據(jù)顯存GDDRAM和477kHz的振蕩電路,集成偏壓電路和DC-DC電路;具有8位PPI接口(可直接連接80/68xx MCU)、3/4線SPI串行接口和36條控制/傳輸指令。外加幾個(gè)電容器件,SSDl770就可控制驅(qū)動(dòng)104RGB8l點(diǎn)彩色STN型LCD,4096種顏色。

1.4 電壓匹配

SSDl770 CMOS電源供電壓為1.8~3.6V,而SEP3203輸入/輸出電壓最小為2.7V,最大為3.6V,前者的輸出可以直接作為后者的輸入,無須進(jìn)行電平轉(zhuǎn)換。

2、 硬件設(shè)計(jì)

SEP3203的接口協(xié)議如圖2所示。

SSDl770同時(shí)有4種信號(hào)接口協(xié)議:①8位8080系列MPU接口協(xié)議;②8位6800系列MPU接口協(xié)議;③三線串行外設(shè)接口協(xié)議;④四線串行外設(shè)接口協(xié)議。不同的接口協(xié)議可通過FS0、PSI引腳的設(shè)置來實(shí)現(xiàn),如表l所列。

由于本設(shè)計(jì)中傳輸距離不需要過長(zhǎng),且考慮到速度問題,所以選擇并行接口協(xié)議。SSDl770支持2種并口模式:一種是6800系列MPU接口協(xié)議,如圖3所示;另一種是8080系列MPU接口協(xié)議,如圖4所示。

將SEP3203接口協(xié)議與這兩種MPU接口協(xié)議相比,可知SEP3203的接口協(xié)議屬于8080系列MPU接口協(xié)議。因此,采用8080接口實(shí)現(xiàn)SSDl770與SEP3203的連接。

SEP3203所用的接口引腳是外部存儲(chǔ)接口模塊(Ex―ternal Metmory Interface,簡(jiǎn)稱EMI)中的8位數(shù)據(jù)總線、輸出使能、寫使能、地址總線、NAND Flash準(zhǔn)備就緒/忙和控制時(shí)鐘中低電平有效的Reset。EMI的功能即提供對(duì)外部存儲(chǔ)器的讀/寫接口。

SEP3203的主要引腳定義如下。

◆nOE:讀使能信號(hào),表示當(dāng)前周期執(zhí)行讀操作。

◆nWE:寫使能信號(hào),表示當(dāng)前周期執(zhí)行寫操作。

◆LCD_nCSF:片選信號(hào)。

◆DATA:外部數(shù)據(jù)總線。

ADDR:外部地址總線。

SSDl770的主要引腳定義如下。

◆D0~D7:并行接口方式,雙向數(shù)據(jù)總線。

◆RES:復(fù)位信號(hào)輸入,低電平有效。

◆D/C:數(shù)據(jù)或命令選擇引腳。若為1,則數(shù)據(jù)總線上的信息當(dāng)作顯示數(shù)據(jù);若為0,則數(shù)據(jù)總線上的信息發(fā)送到命令寄存器。

◆CS:片選信號(hào)輸入,低電平有效。

◆RD:與8080 CPU接口時(shí),為寫信號(hào)輸入,低電平有效。

◆WR:與8080 CPU接,用于寫信號(hào)(低電平有效)。

與8080系列CPU并行接口,由8位雙向數(shù)據(jù)腳DO~D7、RD、WR、D/C、CS組成。根據(jù)8080 CPU接口協(xié)議,SSDl770的DO~D7、RD、WR、RES、D/C、CS引腳分別與SEP3203的PORTB、nOE、nWE、LCD_RESET、ADDR2、LCD_nCSF引腳相連,如圖5所示。

CS信號(hào)直接由SEP3203的LCD_nCSF控制。如果CS是低電平且RD為低,則RD輸入作為讀數(shù)據(jù)鎖存信號(hào);無論是從GDRRAM讀顯示數(shù)據(jù)還是從狀態(tài)寄存器讀狀態(tài)都需要D/C腳的控制。如果CS是低電平且WR為低,則WR輸入作為寫數(shù)據(jù)鎖存信號(hào);無論是寫顯示數(shù)據(jù)到GDDRAM還是將命令寫入命令寄存器都需要D/C腳的控制。第一有效數(shù)據(jù)讀之前,需要一次虛擬讀。為了不產(chǎn)生錯(cuò)誤操作,在SSDl770與SEP3203控制信號(hào)之間使用CMOS芯片。由圖5可知,控制信號(hào)D/C、CS、WR、RD都是單向的,所以使用l片單向的CMOS八位鎖存74LS373控制;而D0~D7是雙向的,因此采用1片雙向的74LS245緩沖,具體電路連接如圖5所示。

3、 軟件設(shè)計(jì)

3.1 軟件系統(tǒng)

LCD的軟件驅(qū)動(dòng)程序是在嵌入式操作系統(tǒng)Asix OS上運(yùn)行的。Asix OS系統(tǒng)是由國家ASIC系統(tǒng)工程技術(shù)研究中心開發(fā)的一種嵌入式操作系統(tǒng),具有設(shè)計(jì)簡(jiǎn)潔、模塊化、易移植、功耗低等特點(diǎn)。它是基于uITRON3.O的T-Kernel,由設(shè)備驅(qū)動(dòng)、內(nèi)核、文件系統(tǒng)、圖形用戶接口以及系統(tǒng)級(jí)服務(wù)5個(gè)模塊組成。結(jié)合LCD的具體運(yùn)用,設(shè)計(jì)的Asix OS框架如圖6所示。

3.2 LCD初始化

在Asix OS系統(tǒng)之上,LCD的驅(qū)動(dòng)程序通過SSDl770的初始化流程、命令參數(shù)列表以及其他資料來編寫。SSDl770的訪問有2種:一種是根據(jù)寫入不同的命令來實(shí)現(xiàn)對(duì)SSD1770的控制而使用控制寄存器;另一種則是通過調(diào)用GDDRAM內(nèi)的地址來讀/寫顯示內(nèi)容。

首先計(jì)算SSDl770的各端口地址。SEP3203的片選信號(hào)LCD_nCSF所對(duì)應(yīng)的基址為0x34000000,所以設(shè)定SSDl770的訪問地址為0x34000010,RAM的訪問地址為0x34000018。軟件設(shè)計(jì)的流程圖如圖7所示。

初始化程序如下:

4 、結(jié)論

本設(shè)計(jì)不僅是對(duì)晶門科技公司新推出的單片CMOS彩色STN-LCD驅(qū)動(dòng)控制器在嵌入式系統(tǒng)中應(yīng)用的擴(kuò)展,而且滿足了東南大學(xué)ASIC中心設(shè)計(jì)的嵌入式處理器SEP3203外接偽彩顯示的需求。既實(shí)現(xiàn)了在具有友好界面的工控系統(tǒng)中的應(yīng)用,又可以在更多想要具有友好界面的系統(tǒng)中得到推廣。

責(zé)任編輯:gt


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19038

    瀏覽量

    228482
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    16033

    瀏覽量

    176674
  • lcd
    lcd
    +關(guān)注

    關(guān)注

    34

    文章

    4385

    瀏覽量

    166709
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    SEP3203處理器的FPGA數(shù)據(jù)通信接口設(shè)計(jì)

    out_FPGA_rd信號(hào)來采集FIFO輸出的數(shù)據(jù)。 4 SEP3203與FPGA的數(shù)據(jù)通信接口設(shè)計(jì)數(shù)據(jù)經(jīng)FPGA做算法處理后,由SEP3203處理
    發(fā)表于 12-05 10:13

    顯示控制S6B0724的接口技術(shù)

    都比其?。?5×132,132×176)。需要用2片S6B0724控制該液晶屏,同時(shí)要求只使用1個(gè)片選信號(hào)來實(shí)現(xiàn)對(duì)2片S6B0724的控制;1.2 系統(tǒng)構(gòu)成 系統(tǒng)主要由SEP3203處理器、電平轉(zhuǎn)換
    發(fā)表于 12-05 10:36

    SEP3203偽彩LCD驅(qū)動(dòng)SSD1770的接口設(shè)計(jì)

    ,SEP3203中的彩色LCD控制主要用于TFT真彩顯示,不能直接控制CSTN(偽彩顯示,須通過外接
    發(fā)表于 12-11 11:04

    SEP3203處理器實(shí)現(xiàn)FPGA數(shù)據(jù)通信接口設(shè)計(jì)

    FPGA處理數(shù)據(jù)的時(shí)間,所以整個(gè)系統(tǒng)實(shí)現(xiàn)了流水線操作。1 系統(tǒng)的總體設(shè)計(jì)系統(tǒng)硬件主要由信號(hào)采集模塊、FIFO、FPGA和SEP3203處理器組成。信號(hào)采集模塊主要包括信號(hào)接收
    發(fā)表于 04-26 07:00

    Sitara AM62處理器的資料分享

    分析。AM62處理器還支持雙屏全高清顯示和多種操作系統(tǒng),包括主線Linux?和 Android 操作系統(tǒng)。此外,AM62處理器可提供有線和無線連接接口。將系統(tǒng)功耗降低高達(dá)50%與同類器
    發(fā)表于 11-03 06:11

    基于ARM的PC/104處理器模塊設(shè)計(jì)

    提出了一種低成本的PC/104處理器模塊的設(shè)計(jì)。該模塊硬件上以ARM處理器為核心實(shí)現(xiàn)了PC/104處理模塊的基本結(jié)構(gòu)、總線接口,軟件上構(gòu)建了
    發(fā)表于 08-25 10:36 ?20次下載

    SEP3203處理器與FPGA數(shù)據(jù)通信接口設(shè)計(jì)

    SEP3203 是東南大學(xué)自主研發(fā)的基于ARM7TDMI 的一款微處理器。系統(tǒng)在該處理器的控制下通過FPGA 實(shí)現(xiàn)對(duì)信號(hào)的A/D 采樣和采樣后的數(shù)據(jù)存儲(chǔ)。采樣數(shù)據(jù)經(jīng)過FPGA的算法
    發(fā)表于 11-26 15:24 ?19次下載

    顯示控制S680724的接口解決方案

    設(shè)計(jì)點(diǎn)陣液晶屏顯示控制S680724與嵌入式處理器SEP3203接口電路,解決3V電壓總線與5 V電壓器件的雙向傳輸問題。介紹使用一個(gè)片
    發(fā)表于 11-28 11:51 ?12次下載

    SEP3203F50移動(dòng)終端應(yīng)用處理器用戶手冊(cè)

    SEP3203F50移動(dòng)終端應(yīng)用處理器用戶手冊(cè) 東芯 IV SEP3203F50(簡(jiǎn)稱SEP3203)移動(dòng)終端應(yīng)用處理器是由江蘇東大集成電
    發(fā)表于 02-09 15:04 ?23次下載

    基于ARM7TDMI內(nèi)核SEP3203處理器的語音信號(hào)的軟件

      。本文基于東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心自主研發(fā)的ARM7TDMI內(nèi)核的32位嵌入式SoC——SEP3203處理器,采用G.721標(biāo)準(zhǔn)ADPCM算法,實(shí)現(xiàn)了語音信號(hào)
    發(fā)表于 08-30 11:03 ?1298次閱讀
    基于ARM7TDMI內(nèi)核<b class='flag-5'>SEP3203</b><b class='flag-5'>處理器</b>的語音信號(hào)的軟件

    基于SEP3203拉力試驗(yàn)機(jī)嵌入式測(cè)控系統(tǒng)設(shè)計(jì)

    本文提出一種基于SEP3203處理器和實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ的高精度萬能材料試驗(yàn)機(jī)測(cè)控系統(tǒng)的實(shí)現(xiàn)。
    發(fā)表于 09-05 10:03 ?1355次閱讀
    基于<b class='flag-5'>SEP3203</b>拉力試驗(yàn)機(jī)嵌入式測(cè)控系統(tǒng)設(shè)計(jì)

    基于SEP3203處理器的LCD轉(zhuǎn)VGA接口設(shè)計(jì)

    面向移動(dòng)終端應(yīng)用的豐富外設(shè)、低功耗管理和低成本的外存配置,整個(gè)芯片可以運(yùn)行在75MHZ。 SEP3203處理器雖然在內(nèi)部集成了LCD控制,但在一些應(yīng)用中需要
    發(fā)表于 02-26 10:33 ?11次下載

    偽彩LCD驅(qū)動(dòng)SSD1770的接口設(shè)計(jì)

    及底層、上層軟件開發(fā),并最終在產(chǎn)品中得到應(yīng)用。 1 系統(tǒng)介紹 1.1 系統(tǒng)構(gòu)成 系統(tǒng)主要由SEP3203處理器偽彩點(diǎn)陣型圖形LCD控制
    發(fā)表于 02-05 22:15 ?404次閱讀

    基于SEP3203和FPGA實(shí)現(xiàn)無紙記錄儀測(cè)頻系統(tǒng)的設(shè)計(jì)

    、可靠性差的缺點(diǎn),故而使測(cè)量?jī)x表達(dá)不到工業(yè)現(xiàn)場(chǎng)的要求。鑒于此,本文設(shè)計(jì)了一種基于嵌入式微處理器SEP3203和FPGA的測(cè)頻系統(tǒng)。將嵌入式微處理器靈活的控制功能與FPGA的設(shè)計(jì)靈活、高速和高可靠性的特點(diǎn)有機(jī)結(jié)合,從而達(dá)到工業(yè)現(xiàn)場(chǎng)
    的頭像 發(fā)表于 12-08 10:05 ?2044次閱讀
    基于<b class='flag-5'>SEP3203</b>和FPGA<b class='flag-5'>實(shí)現(xiàn)</b>無紙記錄儀測(cè)頻系統(tǒng)的設(shè)計(jì)

    基于和SEP3203處理器和驅(qū)動(dòng)控制SSD1770的應(yīng)用接口設(shè)計(jì)

    嵌入式系統(tǒng)領(lǐng)域內(nèi)的應(yīng)用還很少。本文主要研究LCD控制SSD1770與ARM7TDMI內(nèi)核的嵌入式微處理器SEP3203之間的系統(tǒng)連接及底層、上層軟件開發(fā),并最終在產(chǎn)品中得到應(yīng)用。
    的頭像 發(fā)表于 03-16 16:36 ?2311次閱讀
    基于和<b class='flag-5'>SEP3203</b><b class='flag-5'>處理器</b>和驅(qū)動(dòng)控制<b class='flag-5'>器</b>SSD1770的應(yīng)用<b class='flag-5'>接口</b>設(shè)計(jì)