淺談tms320c6748最小系統(tǒng)設(shè)計和cache配置

本文主要是關(guān)于tms320c6748的相關(guān)介紹，并著重tms320c6748的結(jié)構(gòu)進(jìn)行了詳盡的闡述。

tms320c6748

TMS320C6748是德州儀器 （TI） 推出浮點(diǎn)功能的全新高性能處理器 ，這款芯片也是業(yè)界功耗最低的浮點(diǎn)數(shù)字信號處理器 （DSP），可充分滿足高能效、連通性設(shè)計對高集成度外設(shè)、更低熱量耗散以及更長電池使用壽命的需求。不僅具備通用并行端口 （uPP），同時也是 TI 首批集成串行高級技術(shù)附件 （SATA）的器件。 廣州創(chuàng)龍推出的TL6748-EVM評估套件為開發(fā)者使用TI TMS320C6748處理器提供了完善的軟件開發(fā)環(huán)境，系統(tǒng)支持：裸機(jī)、SYS/BIOS、DSP/BIOS。提供參考底板原理圖，DSP C6748入門教程、豐富的Demo程序、完整的軟件開發(fā)包，以及詳細(xì)的C6748系統(tǒng)開發(fā)文檔，方便用戶快速評估TMS320C6748處理器、設(shè)計系統(tǒng)驅(qū)動及其定制應(yīng)用軟件，也大大降低產(chǎn)品開發(fā)周期，讓客戶產(chǎn)品快速上市。主要面向電力、通信、工控、音視頻處理等數(shù)據(jù)采集處理行業(yè)。 TL6748-EVM評估套件是一個功能豐富的開發(fā)板，為嵌入式設(shè)計人員提供快捷簡單的實(shí)踐方式來評估TMS320C674x系列處理器，是一個完整的實(shí)驗(yàn)評估平臺。

德州儀器 （TI） 推出浮點(diǎn)功能的全新高性能處理器 —— TMS320C6748，這款芯片也是業(yè)界功耗最低的浮點(diǎn)數(shù)字信號處理器 （DSP），可充分滿足高能效、連通性設(shè)計對高集成度外設(shè)、更低熱量耗散以及更長電池使用壽命的需求。不僅具備通用并行端口 （uPP），同時也是 TI 首批集成串行高級技術(shù)附件 （SATA）的器件。

廣州創(chuàng)龍推出的TL6748-EVM評估套件為開發(fā)者使用TI TMS320C6748處理器提供了完善的軟件開發(fā)環(huán)境，系統(tǒng)支持：裸機(jī)、SYS/BIOS、DSP/BIOS。提供參考底板原理圖，DSP C6748入門教程、豐富的Demo程序、完整的軟件開發(fā)包，以及詳細(xì)的C6748系統(tǒng)開發(fā)文檔，方便用戶快速評估TMS320C6748處理器、設(shè)計系統(tǒng)驅(qū)動及其定制應(yīng)用軟件，也大大降低產(chǎn)品開發(fā)周期，讓客戶產(chǎn)品快速上市。主要面向電力、通信、工控、音視頻處理等數(shù)據(jù)采集處理行業(yè)。

TL6748-EVM評估套件是一個功能豐富的開發(fā)板，為嵌入式設(shè)計人員提供快捷簡單的實(shí)踐方式來評估TMS320C674x系列處理器，是一個完整的實(shí)驗(yàn)評估平臺。

規(guī)格參數(shù)/TMS320C6748

處理器

TMS320C6748圖冊TMS320C6748，C6000系列浮點(diǎn)DSP處理器（Pin to Pin兼容OMAPL138，AM1808處理器）

主頻：456MHz

存儲器

128M/256MByte工業(yè)級DDR2

128M/256M/512MByte 工業(yè)級NAND Flash

音頻/視頻接口

1個3.5mm Line in音頻輸入接口

1個3.5mm Mic in音頻輸入接口

1個3.5mm Line out音頻輸出接口

外設(shè)接口

串口、USB接口：

UART1，3線串口，RS232電平

UART2，3線串口，RS232電平

1個RS485接口（RS485和UART1復(fù)用）

1 x USB2.0 OTG（Mini USB-B母座接口）

4 x USB1.1 HOST（2 x 雙層USB Type A座）

其他外設(shè)接口：

1個標(biāo)準(zhǔn)SD卡座（SD/MMC信號，支持1.8V及3.3V邏輯電壓）

1個10/100Mbps以太網(wǎng)絡(luò)接口（RJ45連接器）

1個SATA接口（7pin SATA硬盤接口）

1個RTC座（RC1220 RTC座）

1 個JTAG接口（14Pin TI Rev B JTAG接口）

擴(kuò)展接口：（2x IDC3簡易牛角座（2x 25pin規(guī)格））

1路SPI總線

1路IIC總線

1路UART信號

1路VPIF總線

1路uPP總線

1路EMIF總線

可設(shè)置多個GPIO

輸入接口

1個非屏蔽中斷按鍵

1個可編程按鍵

1個復(fù)位按鍵

LED指示燈

2個電源指示燈

1個系統(tǒng)指示燈

4個可編程指示燈

顯示單元

一個VGA接口

一個24bit真彩色LCD接口（50pinFPC排座；含4電阻式線觸摸屏接口，分辨率可支持1366x768）

電氣參數(shù)

工作電壓：3.8V~5.5V（典型值：5V）

工作溫度：-45~85℃

環(huán)境濕度：20% ~ 90% ，非冷凝

開發(fā)板：180mm*130mm

核心板：55mm*33mm

電氣指標(biāo)：+5V@150mA

核心板功耗

電壓：5V

電流：98mA

功耗：0.49W

淺談tms320c6748最小系統(tǒng)設(shè)計和cache配置

處理器的cache是一塊存儲靠近處理器數(shù)據(jù)的高速存儲區(qū)。這幫助常用的指令和數(shù)據(jù)的快速訪問從而提高計算性能。Cache可以視為平坦式記憶體，即認(rèn)為cache是CPU靠近的可以很快訪問的存儲器

存儲組織結(jié)構(gòu)

圖1的左邊的模型是一個平坦式記憶體系統(tǒng)架構(gòu)，假設(shè)CPU和片內(nèi)存儲空間都運(yùn)行在300 MHz，存儲訪問的延時只有在CPU訪問外存的時候才存在，而memory stall不會在訪問片內(nèi)存儲區(qū)時發(fā)生。如果CPU的頻率是600 MHz，那么在訪問這部分片內(nèi)存儲區(qū)的時候還是存在等待周期的。不幸的是，想在片內(nèi)實(shí)現(xiàn)足夠大的存儲區(qū)能運(yùn)行在600 MHz會非常昂貴的，如果仍然讓片內(nèi)的存儲區(qū)運(yùn)行在300 MHz，那么訪問這些存儲區(qū)的適合會有一個周期的延時。

一個解決方法是使用分層的存儲架構(gòu)，有一個快速的靠近CPU的存儲區(qū)，訪問沒有stall但是size很小，往外的內(nèi)存空間很大，但是離CPU較遠(yuǎn)，訪問需要比較大的stall，靠近CPU的存儲區(qū)可以視為cache。

訪問定位的規(guī)律

當(dāng)然，這種解決方案只有在CPU在大部分的訪問都是只針對最靠近它的存儲區(qū)時才是有效的，幸運(yùn)的是，根據(jù)訪問定位的規(guī)律，這一條可以保證。訪問的定位規(guī)律表明程序在一個相對小的時間窗口對僅需要一個相對較小size的數(shù)據(jù)和代碼。數(shù)據(jù)定位的兩條規(guī)律：

?空間關(guān)聯(lián)性：當(dāng)一個數(shù)據(jù)被訪問時，它臨近的數(shù)據(jù)又很大可能會被后續(xù)的存儲訪問；

?時間關(guān)聯(lián)性：一個存儲區(qū)被訪問時，在下一個臨近的時間點(diǎn)還會被訪問。

空間關(guān)聯(lián)性揭示了計算機(jī)程序的創(chuàng)建規(guī)律：通常情況下相關(guān)的數(shù)據(jù)被編譯鏈接到臨近的連續(xù)區(qū)域。例如首先處理一個數(shù)組的第一個元素，然后處理第二個，這就是空間關(guān)聯(lián)性。類似的，時間關(guān)聯(lián)性主要源于程序中存在占用時間非常多的循環(huán)，通常循環(huán)的代碼被連續(xù)執(zhí)行非常多次，一般循環(huán)內(nèi)訪問的數(shù)據(jù)也相當(dāng)。

圖2是空間關(guān)聯(lián)性的說明，一個6-tap的FIR濾波器的數(shù)據(jù)訪問模式。如計算輸出y［0］，從輸入緩沖區(qū)x［］讀取6個采樣點(diǎn)，當(dāng)?shù)谝粋€訪問發(fā)生時，cache控制器讀取x［0］以及后續(xù)地址的若干個數(shù)據(jù)（取決于cache line的長度），從速度慢的存儲器加載一個cache line的數(shù)據(jù)需要一定的時鐘周期的CPU stall。這種加載的一個動機(jī)是x［0］后續(xù)的數(shù)據(jù)后面就要被訪問到。這個對于FIR濾波器是顯然的，因?yàn)楹竺娴?個采樣點(diǎn)（x［1］-x［5］）就要被用到。后面的這5次存儲訪問就只需要訪問高速cache就可以了。

當(dāng)計算下一個輸出y［1］時，5個采樣點(diǎn)（x［1］-x［5］）就可以重用了，只有一個采樣點(diǎn)（x［6］）需要重新加載。所有的采樣點(diǎn)都在cache內(nèi)了，訪問時不會有CPU stall了，這也就是剛才提到的時間關(guān)聯(lián)性，即上一步利用的數(shù)據(jù)在下一次處理中還是可能會被用到的。

Cache就是利用數(shù)據(jù)訪問的時間和空間關(guān)聯(lián)性建立的，它讓對速度較慢的外存的訪問次數(shù)盡可能的降低，而讓大部分的數(shù)據(jù)訪問都由更高層次的cache存儲區(qū)來完成。

存儲區(qū)的速度

Cache系統(tǒng)通常包含以下3級：

?第一級（L1）在CPU片內(nèi)，運(yùn)行在CPU時鐘頻率；

?第二級（L2）也在片內(nèi)，但是比L1稍慢，容量較L1大；

?第三級 （L3）是外存，最慢容量也最大。

每一層次的cache有不同的數(shù)據(jù)訪問性能，相對的性能比較可以參考下面的表格。

當(dāng)處理器從存儲區(qū)請求數(shù)據(jù)訪問時，首先在最高層次的cache內(nèi)查找，然后再從次高級別的存儲區(qū)查找。當(dāng)請求在cache內(nèi)時就是cache命中，否則是一次cache miss。因而Cache系統(tǒng)的性能將取決于cache命中的比率。對于任意級別的cache，命中率越高性能越好。比如一個內(nèi)存訪問的L1 cache命中率為70%，L2 20%， 其他來自L3，那么以圖3所示的性能下，平均一次內(nèi)存的訪問時間為

（0.7 * 4） + （0.2 * 5） + （0.05 * 30） + （0.05 * 220） = 16.30 ns 考慮圖4所示的TI TMS320C64x DSP的存儲架構(gòu)，兩級的片內(nèi)cache加上片外外存。一級Cache分成程序（L1P）和數(shù)據(jù)（L1D） cache，每個容量為16 Kbytes。L1緩存數(shù)據(jù)訪問不會有存儲stall。L2存儲區(qū)分成L2 SRAM和L2 cache，無論是哪種配置，L2存儲區(qū)都需要兩個CPU周期完成一次數(shù)據(jù)訪問。不同的DSP，L2的容量不同，如TMS320C6454 DSP，L2的大小為1Mbytes。最后是C64x DSP最大高達(dá)2GBytes的外存，外存的訪問速度取決于使用的存儲器類型，但一般外存的頻率在100 MHz左右。圖4中的所有的cache（紅色）和數(shù)據(jù)通路都由cache控制器自動維護(hù)。

Cache的更新

Cache一直是主存的一個拷貝，因而需要cache能隨時反映主存的內(nèi)容。如果數(shù)據(jù)在cache內(nèi)被更新，而主存里沒有更新，這個cache內(nèi)的數(shù)據(jù)就被稱為污染（dirty）數(shù)據(jù)，而數(shù)據(jù)在主存被更新但是cache內(nèi)沒有更新，這時cache內(nèi)的數(shù)據(jù)被稱為過時的（stale）數(shù)據(jù)。

Cache控制器使用一系列的技術(shù)來維護(hù)cache的一致性。偵聽“Snoop”和強(qiáng)制更新“snarf” 是兩種常用的技術(shù)。偵聽是讓cache決定主存內(nèi)的數(shù)據(jù)的處理影響到被cache的地址的數(shù)據(jù)。強(qiáng)制更新是把數(shù)據(jù)從主存拷貝到cache存儲器。

Cache通常比主存容量小得多，因而cache最終總會被填滿，這時新進(jìn)入的數(shù)據(jù)總要代替那些已經(jīng)在cache內(nèi)的數(shù)據(jù)了。有很多種策略決定那些已經(jīng)在cache內(nèi)的數(shù)據(jù)被代替更新如隨機(jī)代替，先進(jìn)先出（FIFO）以及最遲不用的策略（LRU），大部分的處理器都采用LRU，即把least-recently-used數(shù)據(jù)替換為最新的數(shù)據(jù)。這種策略由于考慮到數(shù)據(jù)訪問的是時間相關(guān)性而非常有效。

直接映射的cache

Caches要么是直接映射的“direct-mapped”，要不就是組相關(guān)的“set-associative”。圖5是C64x的L1P cache，包含了512個32字節(jié)的cache lines。每個外存地址總是映射到同一個cache line，如：

?地址0000h 到 001Fh總是映射到cache line 0

?地址0020h 到 003Fh總是映射到cache line 1

?地址3FE0h 到 3FFFh總是映射到cache line 511.

當(dāng)開始訪問地址4000h，cache容量被完全占用，因而地址4000h 到 401fh又映射到cache line 0.

為了保存從外存拷貝的數(shù)據(jù)信息，每個L1P的cache行包含如下信息：

?有效位，表明當(dāng)前cacheline是否包含有效數(shù)據(jù)；

?標(biāo)簽區(qū)域，對應(yīng)于外存地址的高18位，由于每個cache行的數(shù)據(jù)可以由外存若干地址拷貝而來，如line 0保存可以來自地址0000h 到 001fh的數(shù)據(jù)也可以來自地址4000h 到 401fh。

?組號，對應(yīng)于地址的5到13 bit；對于直接映射的cache而言，組號對應(yīng)于cache line號。這個組號對于組相關(guān)的cache是非常復(fù)雜的。

當(dāng)CPU開始訪問地址0020h時，假設(shè)cache已經(jīng)被完全被設(shè)定無效了（invalidated），即沒有cache line包含有效數(shù)據(jù)。此時cache控制器開始根據(jù)當(dāng)前地址的組（即地址的第5到13比特）來看對應(yīng)的哪個cache line。對于地址0020h來說是cache line 1.然后cache控制器檢查line 1的標(biāo)簽位，確認(rèn)其是否對應(yīng)于地址0020h到0039h，最后檢查有效位，發(fā)現(xiàn)其值為0，即該地址的數(shù)據(jù)并不在cache內(nèi)，此時cache控制器標(biāo)記一次cache miss。這次的miss讓控制器從外存加載整個cacheline（0020h-0039h），同時更新標(biāo)簽tag位，并把有效位設(shè)置為1，同時加載的數(shù)據(jù)傳遞給CPU，此次數(shù)據(jù)訪問結(jié)束。

當(dāng)還需要繼續(xù)訪問地址0020h時，cache控制器會繼續(xù)檢查組號和標(biāo)簽域，并和存在標(biāo)簽RAM的值比較，同時有效位的值為1，意味著此次是一個cache hit。

結(jié)語

關(guān)于tms320c6748的相關(guān)介紹就到這了，如有不足之處歡迎指正。

相關(guān)閱讀推薦：淺談tms320c6748下的DSP系統(tǒng)

相關(guān)閱讀推薦：TMS320C6678存儲器訪問性能