三星將于2019年規(guī)模量產(chǎn)7nm，或新增8nm LPU工藝

日前，三星在日本舉辦了三星鑄造工廠論壇（SFF）2018年會，更新了技術(shù)路線圖。

簡單來說，主要有三點，一是基于EUV技術(shù)的7nm制程工藝會在接下來幾個季度內(nèi)大規(guī)模量產(chǎn)（初期EUV僅用于選擇層），二是導(dǎo)入8nm LPU工藝，三是重申，圍繞3nm節(jié)點，將引入閘極全環(huán)場效晶體管（Gate-all-aroundFET，GAAFET），來取代FinFET（鰭式場效應(yīng)晶體管）。

關(guān)于第一點，三星稱已經(jīng)在韓國華城的S3工廠配置了多臺ASML Twinscan NXE:3400B EUV光刻機，投資6萬億韓元的新EUV產(chǎn)線預(yù)計2019年竣工，2020年擴大生產(chǎn)規(guī)模。

目前，官宣采用三星7nm LPP工藝的是高通驍龍5G SoC。

關(guān)于第二點，8nm LPU（low power ultimate）是8nm LPP的改良版，后者比10nm LPP減少10%的芯片面積和10%的功耗，看起來LPU將進一步在功耗、面積上做文章。

由于三星7nm LPP補充產(chǎn)能需要等到2020年，此間就是8nm在市場大展拳腳的契機。按照ZDNet的說法，高通也是三星8nm的客戶。

至于第三點，三星將FinFET技術(shù)的極限發(fā)揮到5nm LPE和4nm LPP，計劃2019年風(fēng)險試產(chǎn)。不過到了3nm時代，芯片越做越小，電流信道寬度不斷變窄，難以控制電流方向，三星提出了GAAFET方案，定于2020年早些時候試產(chǎn)。

另外，三星還表示，2019年，單芯片封裝技術(shù)3D SiP將準備就緒。