臺積電首款7納米芯片已經完成設計定案 預計明年4月開始5納米制程風險試產

晶圓代工龍頭臺積電持續(xù)沖刺先進制程，采用極紫外光（EUV）微影技術的首款7＋納米芯片已經完成設計定案（tape-out），支援最多4層EUV光罩。臺積電亦加速5納米制程推進，預計明年4月可開始進行風險試產，支援的EUV光罩層將上看14層，5納米可望如期在2020年上半年進入量產。

設備業(yè)者認為，臺積電在晶圓先進制程持續(xù)推進，也推出可整合多種異質芯片的先進封裝技術，最大競爭對手韓國三星短期內恐難與之抗衡。由此來看，蘋果明后兩年將推出的7＋納米A13及5納米A14應用處理器，可望持續(xù)由臺積電拿下獨家代工訂單。

隨著臺積電7納米持續(xù)提升產能且良率逐步改善，臺積電首款采用EUV技術的7＋納米制程已完成研發(fā)并進入試產，與7納米相較擁有更低功耗表現及更高集積密度，第三季初順利完成客戶首款芯片的設計定案，預期年底前會有更多客戶芯片完成設計定案，明年第二季后將可順利進入量產，屆時臺積電將成為全球首家采用EUV技術量產的晶圓代工廠。

此外，創(chuàng)下中國***科技業(yè)界最高投資金額的臺積電新12英寸晶圓廠Fab 18，第一期工程希望搶在年底前完工，明年開始進入裝機，第二期工程也已開始動工興建。臺積電5納米研發(fā)進度略為超前，預期明年上半年可獲得客戶首款芯片的設計定案，明年4月可望進入風險試產。以進度來看，2020年上半年進入量產階段沒有太大問題。

為了搭配先進制程微縮及異質芯片整合趨勢，臺積電持續(xù)加碼先進封裝制程布局，除了整合10納米邏輯芯片及DRAM的整合扇出層疊封裝（InFO-PoP），以及整合12納米系統(tǒng)單芯片及8層HBM2存儲器的CoWoS封裝等均進入量產，亦推出整合多顆單芯片的整合扇出暨基板封裝（InFO-oS）、整合扇出存儲器基板封裝（InFO-MS）、整合扇出天線封裝（InFO-AIP）等新技術，滿足未來在人工智能及高效能運算、5G通訊等不同市場需求。

面對三星及格芯在22納米全耗盡型絕緣層上覆硅（FD-SOI）制程上持續(xù)獲得訂單，臺積電優(yōu)化28納米推出的22納米超低功耗（ULP）制程已經進入試產階段，已有超過40個客戶產品完成設計定案，明年將順利進入量產，超低漏電（ULL）制程預期明年上半年獲得客戶芯片設計定案。