解析PCB板電磁相容現(xiàn)象

有人說過，世界上只有兩種電子工程師：經(jīng)歷過電磁干擾的和沒有經(jīng)歷過電磁干擾的。伴隨著PCB走線速遞的增加，電磁兼容設計是我們電子工程師不得不考慮的問題。面對一個設計，當進行一個產(chǎn)品和設計的EMC 分析時，有以下5 個重要屬性需考慮：

(1) 關(guān)鍵器件尺寸：產(chǎn)生輻射的發(fā)射器件的物理尺寸。射頻(RF) 電流將會產(chǎn)生電磁場，該電磁場會通過機殼泄漏而脫離機殼。PCB 上的走線長度作為傳輸路徑對射頻電流具有直接的影響。

(2) 阻抗匹配：源和接收器的阻抗，以及兩者之間的傳輸阻抗。

(3)干擾信號的時間特性：這個問題是連續(xù)(周期信號)事件，還是僅僅存在于特定操作周期(例如，單次的可能是某次按鍵操作或者上電干擾，周期性的磁盤驅(qū)動操作或網(wǎng)絡突發(fā)傳輸)。

(4) 干擾信號的強度：源能量級別有多強，并且它產(chǎn)生有害干擾的潛力有多大。

(5)干擾信號的頻率特性：使用頻譜儀進行波形觀察，觀察到的問題在頻譜的哪個位置，便于找到問題的所在。

另外，一些低頻電路的設計習慣需要注意。例如我慣用的單點接地對于低頻應用是非常適合的，但是和公司大牛聊天，發(fā)現(xiàn)不適合于射頻信號場合，因為射頻信號場合存在更多的EMI 問題。相信有些工程師將單點接地應用到所有產(chǎn)品設計中，而沒有認識到使用這種接地方法可能會產(chǎn)生更多或更復雜的電磁兼容問題。

我們還應該注意電路組件內(nèi)的電流流向。有電路知識我們知道，電流從電壓高的地方流向低的地方，并且電流總是通過一條或更多條路徑在一個閉環(huán)電路中流動，因此一個最小回路和一個很重要的定律。針對那些測量到干擾電流的方向，通過修改PCB走線，使其不影響負載或敏感電路。那些要求從電源到負載的高阻抗路徑的應用，必須考慮返回電流可以流過的所有可能的路徑。

還有一個PCB走線的問題。導線或走線的阻抗包含電阻R和感抗 ，在高頻時阻抗 ， 沒有容抗 存在。當走線頻率高于100kHz 以上時，導線或走線變成了電感。在音頻以上工作的導線或走線可能成為射頻天線。在EMC的規(guī)范中，不容許導線或走線在某一特定頻率的λ/20 以下工作(天線的設計長度等于某一特定頻率的λ/4 或λ/2，)，當不小心那么設計時，走線變成了一根高效能的天線，這讓后期的調(diào)試變得更加棘手。

最后說說PCB的布局問題。第一，要考慮PCB 的尺寸大小。PCB 的尺寸過大時，隨著走線的增長使系統(tǒng)抗干擾能力下降，成本增加，而尺寸過小容易引起散熱和互擾的問題。第二，再確定特殊元件(如時鐘元件)的位置(時鐘走線最好周圍不鋪地和不走在關(guān)鍵信號線的上下，避免干擾)。第三，依據(jù)電路功能，對PCB整體進行布局。在元器件布局上，相關(guān)的元器件盡量靠近，這樣可以獲得較好的抗干擾效果。