組合邏輯電路和時(shí)序邏輯電路的區(qū)別

一、輸入輸出關(guān)系

組合邏輯電路是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān)。而時(shí)序邏輯電路不僅僅取決于當(dāng)前的輸入信號(hào)，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關(guān)。

二、結(jié)構(gòu)特點(diǎn)

組合邏輯電路只包含門電路。而時(shí)序邏輯電路是組合邏輯電路+存儲(chǔ)電路結(jié)合；輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號(hào)共同決定組合邏輯的輸出..

三、分析方法

組合邏輯電路是從電路的輸入到輸出逐級(jí)寫出邏輯函數(shù)式，最后得到表示輸出與輸入關(guān)系的邏輯函數(shù)式。然后用公式化簡法或者卡諾圖化簡法得到函數(shù)式的化簡或變換，以使邏輯關(guān)系簡單明了。有時(shí)還可以將邏輯函數(shù)式轉(zhuǎn)換為真值表的形式。

時(shí)序邏輯電路：

1、寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程；

2、將驅(qū)動(dòng)方程帶入觸發(fā)器的特性方程得到狀態(tài)方程組；

3、根據(jù)邏輯圖寫出電路的輸出方程；

狀態(tài)轉(zhuǎn)換過程描述：狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖、時(shí)序圖。

四、設(shè)計(jì)方法

組合邏輯電路：1、邏輯抽象；2、寫出邏輯函數(shù)式；3、選定器件類型；4、將邏輯函數(shù)式化簡或者變換成適當(dāng)?shù)男问剑?、畫出邏輯電路的連接圖；6、工藝設(shè)計(jì)。

時(shí)序邏輯電路：1、邏輯抽象得到狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換表；2、狀態(tài)化簡；3、狀態(tài)分配（狀態(tài)編碼）；4、選觸發(fā)器求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程；5、根據(jù)方程式畫出邏輯圖；6、檢查設(shè)計(jì)的電路能否自啟動(dòng)。