0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCIe設備在一個系統(tǒng)中是如何發(fā)現(xiàn)與訪問的

SSDFans ? 來源:lp ? 2019-03-11 15:28 ? 次閱讀

硬盤是大家都很熟悉的設備,一路走來,從HDD到SSD,從SATA到NVMe,作為NVMe SSD的前端接口,PCIe再次進入我們的視野。作為x86體系關鍵的一環(huán),PCIe標準歷經PCI,PCI-X和PCIe,走過近30年時光。其中Host發(fā)現(xiàn)與查找設備的方式卻一脈沿襲,今天我們先來聊一聊PCIe設備在一個系統(tǒng)中是如何發(fā)現(xiàn)與訪問的。

首先我們來看一下在x86系統(tǒng)中,PCIe是什么樣的一個體系架構。下圖是一個PCIe的拓撲結構示例,PCIe協(xié)議支持256個Bus, 每條Bus最多支持32個Device,每個Device最多支持8個Function,所以由BDF(Bus,device,function)構成了每個PCIe設備節(jié)點的身份證號。

PCIe體系架構一般由root complex,switch,endpoint等類型的PCIe設備組成,在root complex和switch中通常會有一些embeded endpoint(這種設備對外不出PCIe接口)。這么多的設備,CPU啟動后要怎么去找到并認出它們呢? Host對PCIe設備掃描是采用了深度優(yōu)先算法,其過程簡要來說是對每一個可能的分支路徑深入到不能再深入為止,而且每個節(jié)點只能訪問一次。我們一般稱這個過程為PCIe設備枚舉。枚舉過程中host通過配置讀事物包來獲取下游設備的信息,通過配置寫事物包對下游設備進行設置。

第一步,PCI Host主橋掃描Bus 0上的設備(在一個處理器系統(tǒng)中,一般將Root complex中與Host Bridge相連接的PCI總線命名為PCI Bus 0),系統(tǒng)首先會忽略Bus 0上的embedded EP等不會掛接PCI橋的設備,主橋發(fā)現(xiàn)Bridge 1后,將Bridge1 下面的PCI Bus定為 Bus 1,系統(tǒng)將初始化Bridge 1的配置空間,并將該橋的Primary Bus Number 和 Secondary Bus Number寄存器分別設置成0和1,以表明Bridge1 的上游總線是0,下游總線是1,由于還無法確定Bridge1下掛載設備的具體情況,系統(tǒng)先暫時將Subordinate Bus Number設為0xFF。

第二步,系統(tǒng)開始掃描Bus 1,將會發(fā)現(xiàn)Bridge 3,并發(fā)現(xiàn)這是一個switch設備。系統(tǒng)將Bridge 3下面的PCI Bus定為Bus 2,并將該橋的Primary Bus Number 和 Secondary Bus Number寄存器分別設置成1和2,和上一步一樣暫時把Bridge 3 的Subordinate Bus Number設為0xFF。

第三步,系統(tǒng)繼續(xù)掃描Bus 2,將會發(fā)現(xiàn)Bridge 4。繼續(xù)掃描,系統(tǒng)會發(fā)現(xiàn)Bridge下面掛載的NVMe SSD設備,系統(tǒng)將Bridge 4下面的PCI Bus定為Bus 3,并將該橋的Primary Bus Number 和 Secondary Bus Number寄存器分別設置成2和3,因為Bus3下面掛的是端點設備(葉子節(jié)點),下面不會再有下游總線了,因此Bridge 4的Subordinate Bus Number的值可以確定為3。

第四步,完成Bus 3的掃描后,系統(tǒng)返回到Bus 2繼續(xù)掃描,會發(fā)現(xiàn)Bridge 5。繼續(xù)掃描,系統(tǒng)會發(fā)現(xiàn)下面掛載的NIC設備,系統(tǒng)將Bridge 5下面的PCI Bus設置為Bus 4,并將該橋的Primary Bus Number 和 Secondary Bus Number寄存器分別設置成2和4,因為NIC同樣是端點設備,Bridge 5的Subordinate Bus Number的值可以確定為4。

第五步,除了Bridge 4和Bridge 5以外,Bus2下面沒有其他設備了,因此返回到Bridge 3,Bus 4是找到的掛載在這個Bridge下的最后一個bus號,因此將Bridge 3的Subordinate Bus Number設置為4。Bridge 3的下游設備都已經掃描完畢,繼續(xù)向上返回到Bridge 1,同樣將Bridge 1的Subordinate Bus Number設置為4。

第六步,系統(tǒng)返回到Bus0繼續(xù)掃描,會發(fā)現(xiàn)Bridge 2,系統(tǒng)將Bridge 2下面的PCI Bus定為Bus 5。并將Bridge 2的Primary Bus Number 和 Secondary Bus Number寄存器分別設置成0和5, Graphics card也是端點設備,因此Bridge 2 的Subordinate Bus Number的值可以確定為5。

至此,掛在PCIe總線上的所有設備都被掃描到,枚舉過程結束,Host通過這一過程獲得了一個完整的PCIe設備拓撲結構。

系統(tǒng)上電以后,host會自動完成上述的設備枚舉過程。除一些專有系統(tǒng)外,普通系統(tǒng)只會在開機階段進行進行設備的掃描,啟動成功后(枚舉過程結束),即使插入一個PCIe設備,系統(tǒng)也不會再去識別它。

linux操作系統(tǒng)中,我們可以通過lspci –v -t命令來查詢系統(tǒng)上電階段掃描到的PCIe設備,執(zhí)行結果會以一個樹的形式列出系統(tǒng)中所有的pcie設備。如下圖所示,其中黃色方框中的PCIe設備是北京憶芯科技公司(Bejing Starblaze Technology Co., LTD.)推出的STAR1000系列NVMe SSD主控芯片,圖中顯示的9d32是Starblaze在PCI-SIG組織的注冊碼,1000是設備系列號。

STAR1000設備的BDF也可以從上圖中找出,其中bus是0x3C,device是0x00,function是0x0,BDF表示為3C:00.0,與之對應的上游端口是00:1d.0。

我們可以通過“l(fā)spci –xxx –s 3C:00.0”命令來列出該設備的PCIe詳細信息(技術發(fā)燒友或數(shù)字控請關注該部分)。這些內容存儲在PCIe配置空間,它們描述的是PCIe本身的特性。如下圖所示(低位地址0x00在最左邊),可以看到這是一個非易失性存儲控制器,0x00起始地址是PCIe的Vendor ID和Device ID。Class code 0x010802表示這是一個NVMe存儲設備。0x40是第一組capability的指針,如果你需要查看PCIe的特性,就需要從這個位置開始去查詢,在每組特征的頭字段都會給出下一組特性的起始地址。從0x40地址開始依次是power management,MSI中斷,鏈路控制與狀態(tài),MSI-X中斷等特性組。這兒特別列出了鏈路特征中的一個0x43字段,表示STAR1000設備是一個x4lane的鏈接,支持PCIe Gen3速率(8Gbps)。

當然也可以使用lspci –vvv –s 3C:00.0命令來查看設備特性,初學者看到下面的列表也就一目了然了。

Host在枚舉設備的同時也會對設備進行配置,每個PCIe設備都會指定一段CPU memory訪問空間,從上面的圖中我們可以看到這個設備支持兩段訪問空間,一段的大小是1M byte,另一段的大小是256K byte,系統(tǒng)會分別指定它們的基地址。基地址配置完成以后,Host就可以通過地址來對PCIe memory空間進行訪問了。

PCIe memory空間關聯(lián)的是PCIe設備物理功能,對于STAR1000系列芯片而言,物理功能是NVMe,memory中存放的是NMVe的控制與狀態(tài)信息,對于NMVe的控制以及工作狀態(tài)的獲取,都需要通過memory訪問來實現(xiàn)。

下面以NVMe命令下發(fā)為例簡單描述PCIe設備的memory訪問。NVMe命令下發(fā)的基本操作是1)Host寫doorbell寄存器,此時使用PCIe memory寫請求。如下圖所示,host發(fā)出一個memory write(MWr)請求,該請求經過switch到達要訪問的NVMe SSD設備。

這個請求會被端點設備接收并執(zhí)行2)NVMe讀取命令操作。如下圖所示,此時NVMe SSD作為請求者,發(fā)出一個memory read(MRd)請求,該請求經過Switch到達Host,Host作為完成者會返回一個完成事物包(CplD),將訪問結果返回給NVMe SSD。

這樣,一個NVMe的命令下發(fā)過程就完成了。同樣,NVMe的其他操作比如各種隊列操作,命令與完成,數(shù)據(jù)傳輸都是通過PCIe memory訪問的方式進行的,此處不再詳述。

通過上面的描述,相信能夠幫助大家了解PCIe的設備枚舉和memory空間訪問。以后會繼續(xù)與大家探討PCIe的其他內容,比如PCIe的協(xié)議分層,鏈路建立,功耗管理等等。目前PCIe協(xié)議還正在不斷的快速演進中,2017年發(fā)布的PCIe Gen4標準,每條Serdes支持的速率已經達到16Gbps,Gen5也在加速制定中,其速率會再翻一倍達到32Gbps。Starblaze會緊跟技術的發(fā)展趨勢,提供速率更高,性能更好更穩(wěn)定的NVMe SSD系列產品。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5268

    瀏覽量

    119640
  • PCIe
    +關注

    關注

    15

    文章

    1174

    瀏覽量

    82246
  • 處理器系統(tǒng)

    關注

    0

    文章

    9

    瀏覽量

    7784

原文標題:原來PCIe這么簡單,一定要看!

文章出處:【微信號:SSDFans,微信公眾號:SSDFans】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    windows xp無法正常掃描和安裝驅動PCIE設備

    求教:應用環(huán)境:主機:x86型CPU主板操作系統(tǒng):win xp設備:IDT生產的PCIE-SRIO橋片 TSI721總線:PCIE 2.0問題描述:1、windows啟動后,用wind
    發(fā)表于 12-13 11:30

    關于PCIE DMA操作的疑問

    小弟最近在研究PCIE系統(tǒng)結構。有點想不明白。如果CPU外掛
    發(fā)表于 04-06 16:24

    怎么使用多點信號分配PCIe時鐘?

    PCI Express (PCIe)是嵌入式和其它系統(tǒng)類型的背板間通信的非常理想的協(xié)議。然而,嵌入式環(huán)境
    發(fā)表于 09-26 07:56

    找不到UbuntuPCIe設備該怎么辦?

    我配置了PCIe端點示例設計,但是我bitfile編程后找不到UbuntuPCIe
    發(fā)表于 10-21 09:18

    2PCIE PHYFPGA連接可能實現(xiàn)嗎?

    嗨,我正在嘗試使用KC705板進行PCIE RC和端點測試。1)我將把PCIE RC控制器IP設計和FPGA PCIE PHY放在FPGA。2)我將在FPGA中放置另
    發(fā)表于 07-26 13:06

    PCIe的技術原理詳細說明

    PCIe,走過近30年時光。其中Host發(fā)現(xiàn)與查找設備的方式卻脈沿襲,今天我們先來聊PCIe
    發(fā)表于 05-25 09:22

    PCIe設備的低功耗狀態(tài)

    standby。對于所有的pcie設備都是強制性的。L0s是單向的pcie鏈路狀態(tài)。所以設備
    發(fā)表于 12-28 06:18

    PCIe設備的低功耗狀態(tài)要求

    PCIe設備的低功耗狀態(tài)要求系統(tǒng)驅動程序顯式地將設備置于低功耗狀態(tài),從而PCIe鏈路則可以依次變?yōu)榈凸逆溌窢顟B(tài)。
    發(fā)表于 01-03 08:00

    無法訪問s32v234板PCIe是怎么回事?

    嘗試訪問兩塊 s32v234 板上的 PCIe 設備,但未成功。 U-Boot ,pci 命令(例如枚舉)會收到“pci_bus_to_
    發(fā)表于 03-31 06:40

    RT1052是否支持一個工程通過SEMC接口訪問不同的設備?

    SEMC接口支持4種設備,我想確認以下問題:1、是否支持一個工程通過SEMC接口訪問
    發(fā)表于 04-17 08:23

    可以將多個PCIe設備連接到般的單個PCIe控制器嗎?

    我們可以將多個 PCIe 設備 (IC) 連接到般的單個 PCIe 控制器(我們的案例更具
    發(fā)表于 05-05 07:35

    PCIe的技術原理詳細說明

    PCIe,走過近30年時光。其中Host發(fā)現(xiàn)與查找設備的方式卻脈沿襲,今天我們先來聊PCIe
    發(fā)表于 01-09 10:41 ?3.7w次閱讀
    <b class='flag-5'>PCIe</b>的技術原理詳細說明

    PCIe是什么樣的體系架構?

    PCIe,走過近30年時光。其中Host發(fā)現(xiàn)與查找設備的方式卻脈沿襲,今天我們先來聊PCIe
    的頭像 發(fā)表于 01-12 16:50 ?4857次閱讀

    聊聊PCIe設備系統(tǒng)如何發(fā)現(xiàn)訪問?

    PCIe,走過近30年時光。其中Host發(fā)現(xiàn)與查找設備的方式卻脈沿襲,今天我們先來聊PCIe
    的頭像 發(fā)表于 12-09 10:04 ?4352次閱讀

    訪問PCI/PCIe設備的流程

    和 PCI/PCIe 地址空間怎么轉換? 假設 CPU 發(fā)出的 addr_cpu,是用來訪問 PCI 設備的,轉換關系為: addr_pci = addr_cpu + off set
    的頭像 發(fā)表于 07-30 09:44 ?1476次閱讀