利用ADI CCES實(shí)現(xiàn)調(diào)試硬件目標(biāo)
CrossCore Embedded Studio（CCES）是針對(duì)ADI公司Blackfin3和SHARC處理器系列的世界一流集成開發(fā)環(huán)境(IDE)。 該IDE基于Eclipse，采用我們最新一代成熟的代碼生成工具，提供無縫直觀的C/C++和匯編語言編輯、代碼生成和調(diào)試支持。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
處理器
+關(guān)注
關(guān)注
68文章
19037瀏覽量
228455 -
adi
+關(guān)注
關(guān)注
144文章
45806瀏覽量
247514 -
代碼
+關(guān)注
關(guān)注
30文章
4695瀏覽量
68081
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
利用CLB實(shí)現(xiàn)基于硬件的同步整流控制
電子發(fā)燒友網(wǎng)站提供《利用CLB實(shí)現(xiàn)基于硬件的同步整流控制.pdf》資料免費(fèi)下載
發(fā)表于 08-31 09:44
?0次下載
說說硬件調(diào)試中發(fā)現(xiàn)的那些低級(jí)錯(cuò)誤
硬件調(diào)試中會(huì)經(jīng)常遇到各種意想不到的問題，有些調(diào)試花了幾個(gè)月，各種能想到的辦法都嘗試了，最后發(fā)現(xiàn)卻是一個(gè)非常低級(jí)的錯(cuò)誤，有多低級(jí)？請(qǐng)看今天的內(nèi)文介紹。
使用SC584外擴(kuò)DDR3，程序均在adi_gic_GetIntSecurityStatus函數(shù)出現(xiàn)異常的原因？
使用SC584外擴(kuò)DDR3，no_boot啟動(dòng)模式，開發(fā)環(huán)境CCES-2.2.0版本，在線調(diào)試過程，程序可正常下載，但是在A5預(yù)加載過程中會(huì)出現(xiàn)SYS_FAULT拉高現(xiàn)象，經(jīng)實(shí)際匯編單步調(diào)試發(fā)現(xiàn)
發(fā)表于 01-12 08:11
使用CCES及API利用EPPI接口從外部接收數(shù)據(jù)，回調(diào)函數(shù)始終沒有響應(yīng)是為什么？
我使用CCES及其API利用 EPPI接口從外部接收數(shù)據(jù)，時(shí)鐘和同步信號(hào)都是外部提供，采用GP MODE0，8bit數(shù)據(jù)傳輸，回調(diào)函數(shù)Callback方式接收數(shù)據(jù)，主要代碼如下。另外在初始化部分
發(fā)表于 01-12 06:10
CCES導(dǎo)入visualDSP的工程，編譯報(bào)錯(cuò)的原因？
visualDSP是可以編譯通過的，然后用導(dǎo)入功能在CCES里導(dǎo)入，結(jié)果編譯出錯(cuò)
cc3039:{D} error: \'.’ is a directory
ccblkfn.exe: 1 error detected
這明顯不是代碼里的錯(cuò)誤，雙擊鏈接不過去。不知道啥問題。
發(fā)表于 01-11 06:53
FPGA硬件電路的調(diào)試必備原則和技巧
在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。 1、在焊接
CCES軟件導(dǎo)入已有工程卡死的問題如何解決？
我導(dǎo)入了一個(gè)已有的工程，然后整個(gè)軟件就一直未響應(yīng)了，求助，是不是CCES這個(gè)軟件太BUG了？？？
發(fā)表于 12-04 07:09
在CCES環(huán)境下如何使用21489的IIR加速器？
在VDSP++的環(huán)境下程序已經(jīng)實(shí)現(xiàn)，但是到了CCES下，把中斷初始化函數(shù)修改了，還是無法正確配置中斷，直接返回IIR的中斷初始化失敗，請(qǐng)問CCES下怎么使用IIR加速器？
發(fā)表于 11-30 08:20
CCES在SHARP系列中，可以調(diào)用VDSP++生成的.dlb文件嗎？
CCES在SHARP系列中，可以調(diào)用VDSP++生成的.dlb文件嗎？我寫了個(gè)一個(gè)簡(jiǎn)單的測(cè)試：用VDSP++生成一個(gè).dlb文件，在CCES調(diào)用時(shí)出現(xiàn)了問題：
前綴: 錯(cuò)誤: E:codeadsp
發(fā)表于 11-30 07:21
ADSP213xx/214xx的用戶中斷怎么使用呢？
：interruptcb(SIG_USR0, userISR0); 之后可以用raise(SIG_USR0)，實(shí)現(xiàn)中斷式調(diào)用userISR0()函數(shù)。但現(xiàn)在我用的CCES開發(fā)平臺(tái)，那應(yīng)該要怎樣使用這個(gè)四個(gè)中斷呢
發(fā)表于 11-30 07:05
如何修改CCES符號(hào) ?
我怎么能修改CCES的符號(hào)!
for example :my codec is in slave ,when i delete the "CODEC_MASTER&
發(fā)表于 11-29 06:02
ADI-視頻應(yīng)用調(diào)試入門指南
摘要 對(duì)于需要進(jìn)行系統(tǒng)設(shè)計(jì)和交付的技術(shù)團(tuán)隊(duì)來說，有效識(shí)別和調(diào)試半導(dǎo)體問題極為重要。系統(tǒng)復(fù)雜度增加以及產(chǎn)品上市時(shí)間縮短會(huì)對(duì)在最短時(shí)間內(nèi)解決問題造成巨大壓力——有哪位工程師沒有被要求過昨天改完今天交付
發(fā)表于 11-28 14:19
?0次下載
CCES燒寫adsp-21589，程序燒寫進(jìn)FLASH重新上電沒有正常BOOTLOAD是為什么？
CCES燒寫adsp-21589的問題困擾我好多天了。可用的資料太少，能交流的人太少。目前的問題，程序燒寫進(jìn)FLASH，但是重新上電沒有正常BOOTLOAD。思來想去，CCES設(shè)置有幾處不是很明白
發(fā)表于 11-28 08:00
CCES無法通過仿真器ICE-1000連接到目標(biāo)處理器ADSP_21571怎么解決？
所使用的開發(fā)環(huán)境是CCES,CCES無法通過仿真器ICE-1000連接到目標(biāo)處理器ADSP_21571，所使用的是調(diào)試接口是JTAG，調(diào)試例
發(fā)表于 11-28 06:41
工商網(wǎng)監(jiān)
評(píng)論