0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡單易懂的FPGA芯片內(nèi)部硬件介紹

電子工程師 ? 來源:fqj ? 2019-05-14 11:34 ? 次閱讀

FPGA(Filed programmable gate device):現(xiàn)場可編程邏輯器件

FPGA基于查找表加觸發(fā)器的結(jié)構(gòu),采用SRAM工藝,也有采用flash或者反熔絲工藝;主要應(yīng)用高速、高密度大的數(shù)字電路設(shè)計。

FPGA由可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源(時鐘/長線/短線)、底層嵌入功能單元、內(nèi)嵌專用的硬核等組成;

目前市場上應(yīng)用比較廣泛的FPGA芯片主要來自Altera與Xilinx。另外還有其它廠家的一些低端芯片(ActelLattice)。

這里主要介紹AlteraCyclone II系列FPGA的內(nèi)部硬件結(jié)構(gòu):

1.FPGA器件結(jié)構(gòu)

2.可編程輸入/輸出單元IOE

3.可編程邏輯單元LE

4.嵌入式塊RAM

5.布線資源

6.底層嵌入功能單元

FPGA器件結(jié)構(gòu)

Altera cyclone IV器件結(jié)構(gòu)

簡單易懂的FPGA芯片內(nèi)部硬件介紹

FPGA的內(nèi)部結(jié)構(gòu)包括:

1.可編程邏輯門陣列,由最小單元LE組成

2.可編程輸入輸出單元IOE

3.嵌入式RAM塊,為M4K塊,每個的存儲量為4K,掉電丟失

4.布線網(wǎng)絡(luò)

5.PLL鎖相環(huán),EP4CE6E22C8N最大的倍頻至250MHz,這也是該芯片的最大工作

可編程輸入/輸出單元IOE

可編程I/O,可配置成OC門、三態(tài)門、雙向IO、單端/差分等;支持各種不同的I/O標準:LVTTL、LVCOMS、SSTL、LVDS、HSTL、PCI等;

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Altera 器件IOE結(jié)構(gòu)

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Altera器件的輸入輸出結(jié)構(gòu):可配置成三態(tài)、輸入/輸出、雙向IO

Altera器件中cyclone系列中的IOE結(jié)構(gòu)是基本的輸入、輸出、使能的觸發(fā)器結(jié)構(gòu)。

可編程邏輯單元LE

基本可編程邏輯單元LE由查找表(Look up table)觸發(fā)器(FF)組成,而LE是組成LAB的最小單元;

LUT一般是4輸入查找表,高端器件(xilinx v5)采用LUT-6結(jié)構(gòu);LUT可看成4位地址線的16x1的RAM 結(jié)構(gòu)。

FF是可編程的觸發(fā)器,可配置成同步/異步復位、同步/異步置位、使能、裝載等功能觸發(fā)器。

簡單易懂的FPGA芯片內(nèi)部硬件介紹

簡單易懂的FPGA芯片內(nèi)部硬件介紹

可編程邏輯塊:

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Altera:LAB

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Xilinx:CLB

Xilinx CLB由四個SLICE構(gòu)成;而Altera的LAB由16個/8個LE構(gòu)成;

基本邏輯單元LE/SLICE:

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Altera:LE

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Xilinx:SLICE

xilinx 為SLICE:包括兩個LUT-4/兩個FF;

altera為LE:包括一個LUT-4/一個FF;

嵌入式塊RAM

嵌入式塊RAM可配置單/雙端口RAM、偽雙端口RAM、ROM、FIFO、SHIFT、CAM等;不同廠家的塊RAM大小不一樣:

Altera:M512、M4K M4K、M-RAM(512K);

Xilinx:18kbit;

Lattic:9kbit;

Altera:M4K:

簡單易懂的FPGA芯片內(nèi)部硬件介紹

布線資源

全局布線資源:用于全局時鐘/全局復位/全局置位布線;

長線資源:用于BANK或者嵌入式功能單元的高速信號或者第二全局時鐘的布線;

短線資源:用于其中邏輯單元間的邏輯互聯(lián)與布線;

全局布線資源:

簡單易懂的FPGA芯片內(nèi)部硬件介紹

全局時鐘樹:

簡單易懂的FPGA芯片內(nèi)部硬件介紹

底層嵌入式功能塊

主要是指PLL/DPLL、DCM、DSP48、乘法器、嵌入式硬核/軟核;

Xilinx:DCM、DSP48/48E、DPLL、Multiplier等

Altera:PLL/EPLL/FPLL、DSPcore等;

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Multiplier結(jié)構(gòu)

PLL/DCM:嵌入式鎖相環(huán)

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Altera:PLL

簡單易懂的FPGA芯片內(nèi)部硬件介紹

Xilinx:DCM

Altera的Cyclone II器件最多有四個PLL,分布在芯片四個角;需要主要的是Altera的PLL是模擬鎖相環(huán),在電源/地方面要做考慮。

Xilinx的spatan-3器件最多有四個DCM,也是分布在芯片四個角。

兩者的區(qū)別:Altera的PLL可支持較低的輸入頻率,可Xilinx的DCM支持的最低鎖相頻率為24/32MHz;但Xilinx的高端器件Virtex-5的DPLL可達到很低的輸入頻率。

內(nèi)嵌專用硬核

指高速串行收發(fā)器;GMAC、SERDES、PCIe等;

Xilinx:GMAC、SERDES、PCI、GTX、GRX

Atera:GMAC、SERDES、PCIe、SPI.4/SFI.5

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    49957

    瀏覽量

    419631

原文標題:你絕對可以看懂的FPGA芯片內(nèi)部硬件介紹

文章出處:【微信號:wc_ysj,微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    簡單易懂的電子入門課件 PPT

    簡單易懂的電子入門課件 PPT初學者必讀! [hide]簡單易懂的電子ppt課件.rar[/hide]
    發(fā)表于 12-04 11:14

    FPGA入門知識介紹

    。FPGA入門知識還應(yīng)該包含FPGA工作原理、FPGA的基本特點、FPGA芯片結(jié)構(gòu)等基礎(chǔ)的知識,下面小編從以下幾個方面來對
    發(fā)表于 08-16 10:32

    DSP入門基礎(chǔ)教程。講解簡單易懂。

    從最簡單的入門基礎(chǔ)知識開始,由簡入難,易懂,上手快。
    發(fā)表于 07-15 08:43

    初學者福音,簡單易懂

    初學者福音,簡單易懂
    發(fā)表于 03-29 20:59

    基于Altera FPGA的軟硬件協(xié)同仿真方法介紹

    摘要:簡要介紹了軟硬件協(xié)同仿真技術(shù),指出了在大規(guī)模FPGA開發(fā)中軟硬件協(xié)同仿真的重要性和必要性,給出基于Altera FPGA的門級軟
    發(fā)表于 07-04 06:49

    介紹FPGA開發(fā)板內(nèi)部ram操作

    設(shè)計來增設(shè)全新的芯片功能,據(jù)此實現(xiàn)了芯片整體構(gòu)造的簡化與性能提升。下面英尚微電子介紹FPGA開發(fā)板內(nèi)部ram是如何操作的。 除邏輯外,所有新
    發(fā)表于 09-10 11:11

    VB語言基礎(chǔ)_簡單易懂

    VB語言基礎(chǔ)_ 簡單易懂
    發(fā)表于 12-08 11:26 ?0次下載

    51單片機有史以來,最簡單易懂教程

    51單片機有史以來,最簡單易懂教程
    發(fā)表于 10-16 13:46 ?37次下載
    51單片機有史以來,最<b class='flag-5'>簡單</b><b class='flag-5'>易懂</b>教程

    了解FPGA芯片內(nèi)部資源:IO是什么

    雖然很多 FPGA 工程師都是寫代碼,但是作為硬件編程工程師,如果不熟悉 FPGA 的底層資源和架構(gòu),是很難寫出高質(zhì)量的代碼——至少很難寫出復雜邏輯的高質(zhì)量代碼,也很難站在系統(tǒng)的層面去考慮芯片
    發(fā)表于 07-16 17:53 ?1w次閱讀
    了解<b class='flag-5'>FPGA</b>的<b class='flag-5'>芯片</b><b class='flag-5'>內(nèi)部</b>資源:IO是什么

    詳細介紹關(guān)于FPGA開發(fā)板內(nèi)部ram是如何操作的

    設(shè)計來增設(shè)全新的芯片功能,據(jù)此實現(xiàn)了芯片整體構(gòu)造的簡化與性能提升。下面英尚微電子介紹FPGA開發(fā)板內(nèi)部ram是如何操作的。 除邏輯外,所有新
    發(fā)表于 07-20 14:26 ?2168次閱讀
    詳細<b class='flag-5'>介紹</b>關(guān)于<b class='flag-5'>FPGA</b>開發(fā)板<b class='flag-5'>內(nèi)部</b>ram是如何操作的

    FPGA內(nèi)部結(jié)構(gòu)的詳細介紹

    本文主要以Xilinx Virtex Ⅱ系列為例,對FPGA 內(nèi)部結(jié)構(gòu)作簡要介紹,其內(nèi)容主要來自Xilinx Virtex Ⅱdatasheet 、user guide 、以及其它來自Xilinx 網(wǎng)站上的資料。
    發(fā)表于 09-17 14:40 ?15次下載
    <b class='flag-5'>FPGA</b><b class='flag-5'>內(nèi)部</b>結(jié)構(gòu)的詳細<b class='flag-5'>介紹</b>

    FPGA硬件基礎(chǔ)教程免費下載

    本文檔的主要內(nèi)容詳細介紹的是FPGA硬件基礎(chǔ)教程免費下載包括了:1、 FPGA 的發(fā)展歷史,2、 FPGA 的結(jié)構(gòu),3、
    發(fā)表于 12-09 13:47 ?38次下載
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>硬件</b>基礎(chǔ)教程免費下載

    基于FPGA芯片的軟硬件平臺的使用

    基于FPGA芯片的軟硬件平臺的使用
    發(fā)表于 07-01 09:35 ?20次下載

    Xilinx FPGA芯片內(nèi)部時鐘和復位信號使用方法

    如果FPGA沒有外部時鐘源輸入,可以通過調(diào)用STARTUP原語,來使用FPGA芯片內(nèi)部的時鐘和復位信號,Spartan-6系列內(nèi)部時鐘源是5
    的頭像 發(fā)表于 10-27 11:26 ?1631次閱讀
    Xilinx <b class='flag-5'>FPGA</b><b class='flag-5'>芯片</b><b class='flag-5'>內(nèi)部</b>時鐘和復位信號使用方法

    fpga芯片簡單介紹

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)芯片是一種可以通過用戶在現(xiàn)場進行編程來定制其邏輯功能的集成電路。FPGA芯片因其高度的靈活性和可
    的頭像 發(fā)表于 03-26 16:01 ?744次閱讀