FIFO存儲(chǔ)器是一個(gè)先入先出的雙口緩沖器,即第一個(gè)進(jìn)入其內(nèi)的數(shù)據(jù)第一個(gè)被移出,其中一個(gè)是存儲(chǔ)器的輸入口,另一個(gè)口是存儲(chǔ)器的輸出口。對(duì)于單片F(xiàn)IFO來說,主要有兩種結(jié)構(gòu):觸發(fā)導(dǎo)向結(jié)構(gòu)和零導(dǎo)向傳輸結(jié)構(gòu)。觸發(fā)導(dǎo)向傳輸結(jié)構(gòu)的FIFO是由寄存器陣列構(gòu)成的,零導(dǎo)向傳輸結(jié)構(gòu)的FIFO是由具有讀和寫地址指針的雙口RAM構(gòu)成。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
本帖最后由 eehome 于 2013-1-5 10:05 編輯
《深入淺出玩轉(zhuǎn)FPGA》有書,有視頻,有開發(fā)板,非常適合自學(xué)。而且作者根據(jù)自己的實(shí)踐經(jīng)驗(yàn)寫出來的書,很實(shí)在。初學(xué)
發(fā)表于 02-03 11:11
深入淺出玩轉(zhuǎn)FPGA,作者吳厚航,由北京航空航天大學(xué)出版社出版。本書收集整理了作者在FPGA學(xué)習(xí)和實(shí)踐中的經(jīng)驗(yàn)點(diǎn)滴。書中既有日常的學(xué)習(xí)筆記,對(duì)一些常用設(shè)計(jì)技巧和方法進(jìn)行
發(fā)表于 02-27 10:45
深入淺出玩轉(zhuǎn)FPGA
發(fā)表于 07-21 09:21
分享一個(gè)特權(quán)同學(xué)的《深入淺出玩轉(zhuǎn)FPGA視頻學(xué)習(xí)課程》的視頻下載地址,附有課件,下載速度還不錯(cuò),http://xidong.net/File
發(fā)表于 12-02 21:44
[CPLD-FPGA]《深入淺出玩轉(zhuǎn)FPGA視頻學(xué)習(xí)課程》35講全[wmv] 附件比較大所以整理了視頻
發(fā)表于 09-04 14:51
?519次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-verilogiic1121
發(fā)表于 10-27 18:20
?11次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-ps2verilog
發(fā)表于 10-27 18:20
?8次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-myosctest
發(fā)表于 10-27 18:20
?5次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-uartverilog
發(fā)表于 10-27 18:20
?6次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-UFTtest
發(fā)表于 10-27 18:20
?4次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-johnsonverilog
發(fā)表于 10-27 18:20
?8次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-clkdivverilog
發(fā)表于 10-27 18:20
?4次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-modelsim_test
發(fā)表于 10-27 18:20
?4次下載
《深入淺出玩轉(zhuǎn)FPGA》基于EPM240的入門實(shí)驗(yàn)-verilogled7
發(fā)表于 10-27 18:20
?18次下載
《深入淺出玩轉(zhuǎn)FPGA》光盤資料-項(xiàng)目應(yīng)用logic_analysis
發(fā)表于 10-27 18:07
?8次下載
評(píng)論