數(shù)字設(shè)計FPGA應(yīng)用：FPGA的基本實踐
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進階應(yīng)用。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1624文章
21539瀏覽量
600528 -
Xilinx
+關(guān)注
關(guān)注
71文章
2140瀏覽量
120706 -
Vivado
+關(guān)注
關(guān)注
19文章
799瀏覽量
66137
發(fā)布評論請先 登錄
相關(guān)推薦
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計
基于FPGA設(shè)計的數(shù)字時鐘
視頻過大，打包成8個壓縮包基于FPGA設(shè)計的數(shù)字時鐘.part01.rar (20 MB )基于FPGA設(shè)計的數(shù)字時鐘.part02.rar (20 MB )基于
發(fā)表于 05-14 06:35
Altera FPGA全國嵌入式創(chuàng)新開發(fā)實踐
Altera FPGA全國嵌入式創(chuàng)新開發(fā)實踐：Altera FPGA全國嵌入式創(chuàng)新開發(fā)實踐（2008.10.30）
發(fā)表于 12-27 16:15
?22次下載
基于FPGA設(shè)計DSP的實踐與改進
基于FPGA設(shè)計DSP的實踐與改進
當設(shè)計的系統(tǒng)需要對數(shù)字信號進行處理時，常采用通用 DSP（Digital Signal Process）處理器，這樣的設(shè)計方案通用性好，且還有各種較為成熟的
發(fā)表于 03-01 10:47
?627次閱讀
FPGA核心知識詳解（1）：FPGA入門必備
電子發(fā)燒友網(wǎng)核心提示 ：對初級FPGA工程師而言，必須掌握FPGA相關(guān)基礎(chǔ)知識、精通硬件描述語言、熟練數(shù)字電路設(shè)計、加強工程項目的實踐。應(yīng)廣大初級F
發(fā)表于 11-09 13:55
?8040次閱讀
數(shù)字信號處理的FPGA實現(xiàn)
本書比較全面地闡述了fpga在數(shù)字信號處理中的應(yīng)用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計中常用軟件簡介、用
發(fā)表于 12-23 11:07
?45次下載
FPGA技術(shù)與數(shù)字系統(tǒng)設(shè)計基礎(chǔ)
視頻中對FPGA的設(shè)計基礎(chǔ)與數(shù)字系統(tǒng)設(shè)計基礎(chǔ)進行了講解，希望對FPGA新手有所幫助。
發(fā)表于 05-05 17:54
?8次下載
FPGA CPLD數(shù)字電路設(shè)計經(jīng)驗分享.
FPGA CPLD數(shù)字電路設(shè)計經(jīng)驗分享.(電源技術(shù)發(fā)展怎么樣)-FPGA CPLD數(shù)字電路設(shè)計經(jīng)驗分享? ? ? ? ? ? ? ? ? ??
發(fā)表于 09-18 10:58
?52次下載
fpga和數(shù)字ic區(qū)別 fpga和plc區(qū)別
fpga和數(shù)字ic區(qū)別 FPGA(現(xiàn)場可編程邏輯門陣列)和數(shù)字IC(集成電路)在設(shè)計、功能、應(yīng)用等方面存在顯著的區(qū)別。 FPGA和
工商網(wǎng)監(jiān)
評論