國(guó)產(chǎn)3nm半導(dǎo)體工藝再刷屏 但距量產(chǎn)還遠(yuǎn)

今天有多家媒體報(bào)道了中國(guó)科研人員實(shí)現(xiàn)了3nm半導(dǎo)體工藝的突破性進(jìn)展，香港《南華早報(bào)》稱中科院微電子所團(tuán)隊(duì)的殷華湘等人研究出了3nm晶體管，相當(dāng)于人類(lèi)DNA鏈條寬度，這種晶體管解決了玻爾茲曼熱力學(xué)的限制。在中國(guó)半導(dǎo)體芯片正在被美國(guó)卡脖子的今天，國(guó)內(nèi)科研人員實(shí)現(xiàn)3nm晶體管技術(shù)具有重要意義，南華早報(bào)在文章中也提到了該技術(shù)的意義——過(guò)去我們只能看著別人競(jìng)賽，現(xiàn)在可以參與這場(chǎng)競(jìng)賽了。

不過(guò)這個(gè)技術(shù)具體如何呢？找了下，南華早報(bào)的新聞源是中科院微電子所的通告，官方介紹的內(nèi)容如下：

現(xiàn)有硅基晶體管受玻爾茲曼熱力學(xué)限制，室溫下亞閾值擺幅SS≥60mV/dec，阻礙了工作電壓的繼續(xù)降低。當(dāng)集成電路技術(shù)進(jìn)入5納米及以下節(jié)點(diǎn)，隨著集成度的持續(xù)增加，在維持器件性能的同時(shí)面臨功耗急劇增加的嚴(yán)重挑戰(zhàn)。

先導(dǎo)中心殷華湘研究員的團(tuán)隊(duì)在主流后HKMG FinFET集成工藝的基礎(chǔ)上，通過(guò)材料工藝優(yōu)化和多柵器件電容匹配設(shè)計(jì)，結(jié)合高質(zhì)量低界面態(tài)的3納米鉿鋯金屬氧化物薄膜，研制成功性能優(yōu)異的NC-FinFET器件，實(shí)現(xiàn)了SS和閾值電壓回滯分別為34.5mV/dec和9mV的500納米柵長(zhǎng)NC-FinFET器件，以及SS和閾值電壓回滯分別為53mV/dec和40mV的20納米柵長(zhǎng)NC-FinFET器件。

其中，500納米柵長(zhǎng)NC-FinFET器件的驅(qū)動(dòng)電流比常規(guī)HfO2基FinFET器件（非NC-FinFET）提升了260%且電流開(kāi)關(guān)比（Ion/Ioff）大于1x106，標(biāo)志著微電子所在新型NC-FinFET器件的研制方面取得了重要進(jìn)展。

上述最新研究結(jié)果發(fā)表在國(guó)際微電子器件領(lǐng)域的頂級(jí)期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2891364），并迅速受到國(guó)際多家研發(fā)機(jī)構(gòu)的高度關(guān)注。

該項(xiàng)集成電路先導(dǎo)工藝的創(chuàng)新研究得到國(guó)家科技重大專(zhuān)項(xiàng)02專(zhuān)項(xiàng)和國(guó)家重點(diǎn)研發(fā)計(jì)劃等項(xiàng)目的資助。

圖1 （a）負(fù)電容FinFET基本結(jié)構(gòu)；（b-c）三維器件溝道結(jié)構(gòu)與鐵電HZO膜層結(jié)構(gòu)；

（d-e）器件I-V與SS特性；（f）最新器件性能?chē)?guó)際綜合對(duì)比（SS與回滯電壓越小越好）

官方通報(bào)里用詞要嚴(yán)謹(jǐn)?shù)亩?，提到?nm實(shí)際上說(shuō)的是3nm氧化物薄膜的厚度，沒(méi)有確定說(shuō)是3nm工藝，不過(guò)這個(gè)技術(shù)也確實(shí)是用于5nm節(jié)點(diǎn)之后的工藝中。

不過(guò)這個(gè)所謂的負(fù)電容技術(shù)還是學(xué)術(shù)研究，南華報(bào)道中提到了殷華湘表示該技術(shù)具備應(yīng)用實(shí)力，但是殷華湘也提到了這個(gè)技術(shù)距離商業(yè)化應(yīng)用還有數(shù)年時(shí)間，團(tuán)隊(duì)還在致力于解決材料及質(zhì)量控制等問(wèn)題。

簡(jiǎn)單來(lái)說(shuō)，這次的國(guó)產(chǎn)突破3nm工藝報(bào)道依然是一項(xiàng)重要的學(xué)術(shù)進(jìn)展，但在半導(dǎo)體工藝上這樣的例子太多了，除非能很快量產(chǎn)并且具備更好的性能或者更低的成本，否則這些工藝很難取代現(xiàn)在的半導(dǎo)體技術(shù)。