如何輕松掌握SignalTAP II工具的使用方法
SignalTap II獲取實(shí)時(shí)數(shù)據(jù)的原理是在工程中引入Megafunction中的ELA（Embedded Logic Analyzer），以預(yù)先設(shè)定的時(shí)鐘采樣實(shí)時(shí)數(shù)據(jù)，并存儲(chǔ)于FPGA片上ram資源中，然后通過(guò)JTAG傳送回Quartus II分析。可見(jiàn)SignalTap II，其實(shí)也是在工程額外加入了模塊來(lái)采集信號(hào)，所以使用SignalTap II需要一定的代價(jià)，首先是ELA，其次是ram，如果，工程中剩余的ram資源比較充足，則SignalTap II 一次可以采集較多的數(shù)據(jù)，相應(yīng)的如果FPGA資源已被工程耗盡則無(wú)法使用SignalTap II調(diào)試。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1624文章
21568瀏覽量
600616 -
數(shù)據(jù)
+關(guān)注
關(guān)注
8文章
6762瀏覽量
88630 -
工具
+關(guān)注
關(guān)注
4文章
307瀏覽量
27666
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
SignalTap II 采樣時(shí)鐘？？？？
請(qǐng)問(wèn)各位大俠 SignalTap II的采樣時(shí)鐘大概需要多大的驅(qū)動(dòng)電流呀？可以用PLL生成的時(shí)鐘么？我用外部總線(xiàn)的時(shí)鐘作為采樣時(shí)鐘，好像把外部芯片時(shí)鐘輸出電路給燒壞了。。。懷疑SignalTap
發(fā)表于 09-12 10:06
signaltap II
求教高手，為何我在使用SIGNALTAP II時(shí)發(fā)現(xiàn)每次只能看到一個(gè)數(shù)據(jù)的波形，
發(fā)表于 03-30 17:31
SignalTap的使用方法及工具下載
是某一工程的采樣結(jié)果，可以看到，其與modelsim波形是很相似的。點(diǎn)擊波形，則可以放大波形觀(guān)看；右擊波形，則是縮小波形。SignalTap工具的使用方法就介紹到這里，接下來(lái)明德?lián)P的點(diǎn)撥FPGA課程
發(fā)表于 05-22 16:56
【鋯石A4 FPGA試用體驗(yàn)】SignalTap II使用
SignalTapII全稱(chēng)SignalTap II Logic Analyzer是第二代系統(tǒng)級(jí)調(diào)試工具，可以捕獲和顯示實(shí)時(shí)信號(hào)，觀(guān)察在系統(tǒng)設(shè)計(jì)中的硬件和軟件之間的互相作用。Quartus II
發(fā)表于 09-11 23:59
signaltap II無(wú)信號(hào)
quartus II新建了一個(gè)工程，編譯都沒(méi)問(wèn)題，但是signaltap II里面一個(gè)信號(hào)都看不到是什么原因？
發(fā)表于 06-30 10:24
使用SignalTap II邏輯分析儀調(diào)試FPGA
本文介紹了可編程邏輯器件開(kāi)發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用，并給出一個(gè)具體的設(shè)計(jì)實(shí)例，詳細(xì)介紹使用SignalTap
發(fā)表于 11-01 14:49
?45次下載
使用SignalTap II邏輯分析儀調(diào)試FPGA
摘 要 ：本文介紹了可編程邏輯器件開(kāi)發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用，并給出一個(gè)具體的設(shè)計(jì)實(shí)例，詳細(xì)介紹使用SignalTap
發(fā)表于 06-20 10:42
?1542次閱讀
常用手機(jī)焊接工具使用方法
常用手機(jī)焊接工具使用方法
主要學(xué)習(xí)以下幾點(diǎn)
1、掌握熱風(fēng)槍和電烙鐵的使用方法。2、掌握手機(jī)小元件
發(fā)表于 03-23 17:40
?3.2w次閱讀
調(diào)試?yán)?b class='flag-5'>SignalTap II的使用_QuartusII的奇幻漂流-Chap.5
本章主要介紹 QuartusII自帶的信號(hào)分析工具 自帶的信號(hào)分析工具 —SignalTap II 的使用方法，感興趣的小伙伴們可以看一看。
發(fā)表于 09-18 14:55
?10次下載
Arria10自動(dòng)生成預(yù)定義的signaltap II文件
為Arria10自動(dòng)生成預(yù)定義的signaltap II文件
鋯石FPGA A4_Nano開(kāi)發(fā)板視頻：SignalTap II軟件使用講解
SignalTap II全稱(chēng)SignalTap II Logic Analyzer是第二代系統(tǒng)級(jí)調(diào)試工具，可以捕獲和顯示實(shí)時(shí)信號(hào)，觀(guān)察在系統(tǒng)
FPGA之軟件工具篇：SignalTap II軟件使用講解
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件，還講解了PLL、ROM、RAM和FIFO IP核的使用。從第一個(gè)新工程建立，管腳分配，程序下載及工程
正點(diǎn)原子開(kāi)拓者FPGA視頻:SignalTap II軟件的使用
SignalTap II全稱(chēng)SignalTap II Logic Analyzer是第二代系統(tǒng)級(jí)調(diào)試工具，可以捕獲和顯示實(shí)時(shí)信號(hào)，觀(guān)察在系統(tǒng)
SignalTap II的特點(diǎn)、設(shè)置流程及邏輯分析儀的設(shè)計(jì)
伴隨著EDA工具的快速發(fā)展，一種新的調(diào)試工具Quartus II 中的SignalTap II 滿(mǎn)足了FPGA開(kāi)發(fā)中硬件調(diào)試的要求，它具有無(wú)
工商網(wǎng)監(jiān)
評(píng)論