0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

generate語(yǔ)句的基本概念與用法

電子硬件DIY視頻 ? 來(lái)源:電子硬件DIY視頻 ? 2019-11-21 07:08 ? 次閱讀

生成語(yǔ)句(GENERATE)是一種可以建立重復(fù)結(jié)構(gòu)或者是在多個(gè)模塊的表示形式之間進(jìn)行選擇的語(yǔ)句。由于生成語(yǔ)句可以用來(lái)產(chǎn)生多個(gè)相同的結(jié)構(gòu),因此使用生成語(yǔ)句就可以避免多段相同結(jié)構(gòu)的VHDL程序的重復(fù)書寫。 生成語(yǔ)句有兩種形式:FOR- GENERATE模式和IF- GENERATE模式。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • vhdl
    +關(guān)注

    關(guān)注

    30

    文章

    816

    瀏覽量

    128018
  • 程序
    +關(guān)注

    關(guān)注

    115

    文章

    3747

    瀏覽量

    80667
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    C語(yǔ)言中枚舉的基本概念和常見用法

    在C語(yǔ)言中,枚舉是一種方便組織和表示一組相關(guān)常量的工具。枚舉類型有助于提高代碼的可讀性和可維護(hù)性。本文將介紹C語(yǔ)言枚舉的基本概念、語(yǔ)法和用法,以及一些高級(jí)技巧。
    發(fā)表于 08-17 15:32 ?1313次閱讀

    Rust的 match 語(yǔ)句用法

    執(zhí)行不同的代碼,這在處理復(fù)雜的邏輯時(shí)非常有用。在本教程中,我們將深入了解 Rust 的 match 語(yǔ)句,包括基礎(chǔ)用法、進(jìn)階用法和實(shí)踐經(jīng)驗(yàn)等方面。 基礎(chǔ)用法 match
    的頭像 發(fā)表于 09-19 17:08 ?851次閱讀

    Proteus涉及的基本概念

    Proteus涉及的基本概念
    發(fā)表于 08-01 20:58

    Fpga Cpld的基本概念

    Fpga Cpld的基本概念
    發(fā)表于 08-20 17:14

    C語(yǔ)言基本概念

    C語(yǔ)言基本概念
    發(fā)表于 08-01 02:00

    【夢(mèng)翼師兄今日分享】 generate語(yǔ)句塊的講解

    。接下來(lái),夢(mèng)翼師兄將和大家一起開始generate語(yǔ)句的學(xué)習(xí)。基本概念generate的主要功能就是對(duì)module,net,reg,parameter,assign,always,ta
    發(fā)表于 12-04 10:33

    verilog中generate語(yǔ)句用法分享

    不同的賦值語(yǔ)句或者邏輯語(yǔ)句,如果在參數(shù)量很大的的情況下,原本的列舉就會(huì)顯得心有余而力不足。c語(yǔ)言中常用for語(yǔ)句來(lái)解決此類問題,verilog則為我們提供了generate
    發(fā)表于 12-23 16:59

    講一講generate用法

    - casegenerate - case 語(yǔ)句generate - if 語(yǔ)句核心思想都是進(jìn)行條件判斷,用法基本一致。和 generate
    發(fā)表于 09-29 15:06

    Verilog generate語(yǔ)句的類型

    Generate 結(jié)構(gòu)在創(chuàng)建可配置的RTL的時(shí)候很有用。Generate loop能夠讓語(yǔ)句實(shí)例化多次,通過index來(lái)控制。而conditional generate能夠選擇
    的頭像 發(fā)表于 03-16 14:34 ?2.1w次閱讀
    Verilog <b class='flag-5'>generate</b><b class='flag-5'>語(yǔ)句</b>的類型

    SQL的經(jīng)典語(yǔ)句用法詳細(xì)說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是SQL的經(jīng)典語(yǔ)句用法詳細(xì)說(shuō)明資料免費(fèi)下載
    發(fā)表于 10-22 16:11 ?5次下載

    SparkSQL編程基本概念和基本用法

    本節(jié)將介紹SparkSQL編程基本概念和基本用法。 不同于RDD編程的命令式編程范式,SparkSQL編程是一種聲明式編程范式,我們可以通過SQL語(yǔ)句或者調(diào)用DataFrame的相關(guān)API描述我們
    的頭像 發(fā)表于 11-02 15:45 ?1923次閱讀

    generate用法與結(jié)構(gòu)

    主要是generate用法,整個(gè)文件的功能是實(shí)現(xiàn)可選多通道數(shù)據(jù)發(fā)送,我們知道Cameralink中對(duì)于多通道傳輸時(shí)有一部分功能代碼時(shí)相同的,只不過需要多通道復(fù)用,我們知道generate有一個(gè)功能就是重復(fù)操作多個(gè)模塊的實(shí)例引用
    的頭像 發(fā)表于 09-27 09:02 ?4303次閱讀

    Verilog語(yǔ)法之generate for、generate if、generate case

    Verilog-2005中有3個(gè)generate 語(yǔ)句可以用來(lái)很方便地實(shí)現(xiàn)重復(fù)賦值和例化(generate for)或根據(jù)條件選擇性地進(jìn)行編譯(generate if和
    的頭像 發(fā)表于 12-28 15:21 ?2558次閱讀

    時(shí)序分析基本概念介紹&lt;generate clock&gt;

    今天我們要介紹的時(shí)序分析概念generate clock。中文名為生成時(shí)鐘。generate clock定義在sdc中,是一個(gè)重要的時(shí)鐘概念。
    的頭像 發(fā)表于 07-06 10:34 ?2063次閱讀
    時(shí)序分析<b class='flag-5'>基本概念</b>介紹&lt;<b class='flag-5'>generate</b> clock&gt;

    assign語(yǔ)句和always語(yǔ)句用法

    用法和功能。 一、Assign語(yǔ)句 Assign語(yǔ)句的定義和語(yǔ)法 Assign語(yǔ)句用于在HDL中連續(xù)賦值,它允許在設(shè)計(jì)中為信號(hào)或變量分配一個(gè)值。Assign
    的頭像 發(fā)表于 02-22 16:24 ?1938次閱讀