利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集

設(shè)計(jì)了以CPLD為核心處理芯片的多路數(shù)據(jù)采集系統(tǒng)，整個(gè)數(shù)據(jù)采集系統(tǒng)可實(shí)現(xiàn)最大采集頻率為800kHz，通道數(shù)為48路的模擬信號(hào)的采集。系統(tǒng)中采用了TI公司最新推出的高速低功耗Ａ／Ｄ芯片THS1206，大大降低了系統(tǒng)功耗，還采用了AD公司的ADμC812實(shí)現(xiàn)采集器與PC機(jī)的串行通信控制。?
??? 關(guān)鍵詞：CPLD，數(shù)據(jù)采集，串并轉(zhuǎn)換，低功耗

1 引言
??? 在數(shù)字技術(shù)飛速發(fā)展的今天，將各種模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)再進(jìn)行相應(yīng)的處理，不僅可以提高系統(tǒng)性能，還可以充分利用現(xiàn)代信號(hào)的各種處理算法，提高系統(tǒng)的靈活性和可靠性。隨著工藝水平的不斷進(jìn)步，CPLD (Complex Programmable Logical Device) 等可編程器件的速度和規(guī)模都有了很大的提高，而且，它們還具有集成度高、體積小、功耗低、設(shè)計(jì)靈活等優(yōu)勢(shì)，這就為利用可編程器件實(shí)現(xiàn)高速數(shù)字信號(hào)處理開辟了道路。
??? 目前，新一代的CPLD等可編程器件，不僅在速度上能滿足高速數(shù)字信號(hào)處理的要求，而且可編程資源也大大增加，并且具有在線可編程功能，從而提高了系統(tǒng)的靈活性和適應(yīng)性。因此，在開發(fā)周期較短或?qū)ο到y(tǒng)靈活性要求較高的場(chǎng)所，CPLD能夠提供比專用高速數(shù)字信號(hào)處理器件更高的系統(tǒng)速度和更好的解決方案。
2 總體介紹
??? 在進(jìn)行某型號(hào)智能水下機(jī)器人的設(shè)計(jì)過程中，要實(shí)時(shí)采集經(jīng)模擬波束形成的多路模擬信號(hào)，并且每次采集的頻率、數(shù)據(jù)量、發(fā)射機(jī)的脈寬和重復(fù)周期等指標(biāo)要通過水上分機(jī)給出。由于整個(gè)機(jī)器人載體需要長(zhǎng)時(shí)間工作在水下，工作條件惡劣，所受干擾嚴(yán)重。另外，為了達(dá)到降低系統(tǒng)功耗目的，采集器的設(shè)計(jì)要選擇集成度高、功耗低、體積小的處理芯片。
??? 根據(jù)以上設(shè)計(jì)要求，核心處理器采用了ALTRA公司的MAX7000系列MAX7256，外圍輔助設(shè)備包括AD公司的ADμC812單片機(jī)（水上分機(jī)控制信號(hào)與CPLD之間的通信轉(zhuǎn)換設(shè)備）、TI公司的THS1206 A/D轉(zhuǎn)換芯片。圖1是整個(gè)采集系統(tǒng)的結(jié)構(gòu)框圖。

3 CPLD實(shí)現(xiàn)
??? 鑒于本系統(tǒng)的信號(hào)采集部分通道數(shù)較多，頻率和精度要求較高，經(jīng)過比較，選用了TI公司生產(chǎn)的THS1206（A/D轉(zhuǎn)換）芯片。該芯片的主要性能指標(biāo)如表1所示。

??? 從表1可以看出，該芯片可以滿足本系統(tǒng)的要求。問題的關(guān)鍵是如何利用CPLD對(duì)其進(jìn)行控制、操作。由于CPLD的操作是從數(shù)字邏輯角度入手，這一點(diǎn)與傳統(tǒng)的處理芯片差別很大，因此，對(duì)CPLD的編程要從時(shí)序、邏輯兩個(gè)角度同時(shí)進(jìn)行考慮。對(duì)于THS1206而言，其工作邏輯如圖2所示。

??? 從THS1206的工作邏輯圖可以看出，對(duì)該芯片的使用主要可分為兩部分，其一是按實(shí)際要求對(duì)芯片進(jìn)行初始化；其二是按初始化設(shè)定的工作條件完成信號(hào)采集。由于單片THS1206最多可實(shí)現(xiàn)4通道的信號(hào)采集，所以，本系統(tǒng)共使用了12片THS1206（系統(tǒng)要求48路信號(hào)采集）。為了在允許的采樣周期內(nèi)完成信號(hào)采集的任務(wù)，CPLD的時(shí)序設(shè)計(jì)過程中采用了控制讀時(shí)序和控制寫時(shí)序。讀、寫時(shí)序圖分別如圖3和圖4所示。

??? 通過對(duì)THS1206時(shí)序圖的分析，CPLD選用第一片THS1206的FIFO，寫滿后發(fā)出Data_AV (Data Available) 的中斷作為觸發(fā)信號(hào)，順序?qū)Ω髀愤M(jìn)行信號(hào)采集。
??? 仔細(xì)分析圖4，并結(jié)合48路信號(hào)采集的時(shí)序邏輯，我們認(rèn)為，要做到實(shí)時(shí)顯示，數(shù)據(jù)傳輸須與信號(hào)采集過程同步進(jìn)行。另外，為了盡量減小漏采或錯(cuò)采的可能，傳輸時(shí)序的設(shè)計(jì)采用的是延時(shí)三個(gè)Data_AV信號(hào)后，才啟動(dòng)傳輸時(shí)序，每次傳輸?shù)臄?shù)據(jù)量為240K×8bit。圖5是任意一路輸入正弦信號(hào)經(jīng)采樣、傳輸處理后所得數(shù)據(jù)繪制的曲線。從曲線可以看出，利用采集、傳輸處理后所得的數(shù)據(jù)繪制的曲線基本上可以不失真地再現(xiàn)輸入信號(hào)。

4 結(jié)束語
??? 綜上所述，利用CPLD實(shí)現(xiàn)高速、多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)，具有其它元器件不可比擬的優(yōu)點(diǎn)：具有大量I/O管腳和較強(qiáng)的帶載能力；內(nèi)部資源豐富、處理速度快,可實(shí)現(xiàn)復(fù)雜的算法設(shè)計(jì)；器件內(nèi)部信號(hào)延時(shí)小，從而可提高信號(hào)的完整性和抗干擾能力；器件功耗低（2.5V/3.3V），電器兼容性好。由此可見，充分發(fā)揮CPLD的優(yōu)點(diǎn)，使其為現(xiàn)代水下高速處理任務(wù)服務(wù)，具有現(xiàn)實(shí)意義。

參考文獻(xiàn)

1 余人杰，高祖綱. 計(jì)算機(jī)控制技術(shù).? 西安：西安交通大學(xué)出版社，1994
2 張宗玉,楊春英.用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號(hào).電子產(chǎn)品世界,2000(12)：56-57
3 季振洲,周勇林.FPGA芯片設(shè)計(jì)效率的研究.高技術(shù)通訊,2000,10(5)：71-73?
4 張奎剛,徐連海.ALTERA FPGA簡(jiǎn)介及其在LED顯示屏控制中的應(yīng)用.微處理機(jī),2000(2)：26-27