電子發(fā)燒友App
ad7606應(yīng)用電路一：
在高通道數(shù)系統(tǒng)中，良好的通道間和器件間性能匹配可以大大簡化校準(zhǔn)程序。AD7606器件、模擬輸入通道和去耦電容的對稱布局有助于多個器件之間的性能匹配。使用公共系統(tǒng)基準(zhǔn)電壓將能進(jìn)一步增強(qiáng)系統(tǒng)的匹配性能。圖5顯示所有輸入接地時，用于測量板上16個通道之間性能匹配的電路配置。還有最多7個碼的分布直方圖，各通道直方圖的中心為碼0，如圖6所示。
基于16位8通道DAS AD7606的可擴(kuò)展多通道同步采樣數(shù)據(jù)采集系統(tǒng)的布局考慮
圖5. 用于測試16通道系統(tǒng)通道間匹配的電路示意圖，該系統(tǒng)采用兩個AD7606和外部基準(zhǔn)電壓源ADR421，所有輸入接地。
ad7606應(yīng)用電路二：
AD7606采用5V單電源供電，可以處理±10V和±5V真雙極性輸入信號，同時所有通道均能以高達(dá)200 kSPS的吞吐速率采樣。輸入箝位保護(hù)電路可以耐受最高達(dá)±16.5V的電壓。它采用單電源工作方式，具有片內(nèi)濾波和高輸入阻抗，因此無需驅(qū)動運(yùn)算放大器和外部雙極性電源。AD7606-6抗混疊濾波器的3 dB截止頻率為22 kHz；當(dāng)采樣速率為200 ksps時，它具有40 dB抗混疊抑制特性。靈活的數(shù)字濾波器采用引腳驅(qū)動，可以改善信噪比（SNR），并降低3 dB帶寬。如圖7所示。
圖7. 用于測試一個AD7606通道間匹配的電路示意圖，使用U1內(nèi)部基準(zhǔn)電壓源
ad7606應(yīng)用電路三：
7.5 V信號施加于U1的V1和U2的V1，板上的所有16個通道以200 kSPS速率工作，如圖9的配置電路示意圖所示。
圖9. 用于測試兩個AD7606之間器件間匹配的電路示意圖，U1內(nèi)部基準(zhǔn)電壓源用作系統(tǒng)基準(zhǔn)電壓源
ad7606應(yīng)用電路四：
AD7606-共需要9個去稠曳容就可以保証其穏定地迸行工作，包括4個屯源引腳 AVcc（ 100nf）、REFCAPA（ REFCAPB ）弓腳和REFIN/REFOUT引腳（ 10pF板性曳容）、丙個REGCAP引腳（ 1pF ）以及還輯屯源引腳Vdrive （ 100nf）。
ad7606應(yīng)用電路五：
數(shù)據(jù)采集模塊由兩片AD7606組成，AD7606與STM32之間的電路連接示意圖如圖
?。?）AD7606提供了三種接口選項(xiàng)：并行接口、高速串行接口和并行字節(jié)接口。其中并行接口具有最高的數(shù)據(jù)傳輸速度，并且與STM32的FSMC（FlexibleStaticMemoryController，可變靜態(tài)存儲控制器）兼容。因此兩片AD7606與STM32通過并行接口方式連接。AD7606的數(shù)據(jù)線DB0~DB15分別連接對應(yīng)的FSMC數(shù)據(jù)線，片選信號分別接到FSMC接口片選信號PG9_FSMC_NE2和PG12_FSMC_NE4上。
（2）AD7606的BUSY引腳電平為高時表示AD正在進(jìn)行轉(zhuǎn)換，變低表示轉(zhuǎn)換完成。將BUSY引腳接到STM32的外部中斷引腳并配置為下降沿觸發(fā)，這樣可以在AF轉(zhuǎn)換完成后及時讀取數(shù)據(jù)。
?。?）OS［0..2］為過采樣配置引腳，通過控制STM32相關(guān)GPIO的電平可以是AD7606工作在不同的過采樣狀態(tài)。
?。?）CONVST_A，CONVST_B為轉(zhuǎn)換觸發(fā)信號，上升沿觸發(fā)。對于每一個AD7606來說，CONVST_A控制模擬通道1~4，CONVST_B控制模擬通道5~8。由于需要對所有通道同步采樣，因此將CONVST_A，CONVST_B引腳同時連接在一個觸發(fā)信號引腳上以實(shí)現(xiàn)同步采樣。
（5）REFOUT引腳為外部基準(zhǔn)電壓輸入引腳。AD7606可以配置為使用內(nèi)部基準(zhǔn)電壓或外部基準(zhǔn)電壓。當(dāng)兩片AD7606同時工作時，使用外部基準(zhǔn)電壓可以保證所有輸入通道轉(zhuǎn)換精度的一致性。外部基準(zhǔn)電壓源選擇ADR421，ADR421為2.5V基準(zhǔn)電源，具有出色的噪聲性能、穩(wěn)定性和精度【參考】，可以滿足AD對基準(zhǔn)電壓源的精度要求。
工商網(wǎng)監(jiān)
評論