采用TPS54310的雷達(dá)視頻信號(hào)模擬器的電源電路設(shè)計(jì)

　　雷達(dá)視頻信號(hào)模擬器是調(diào)試?yán)走_(dá)信號(hào)處理機(jī)的重要設(shè)備，具有模擬環(huán)境和目標(biāo)視頻回波信號(hào)功能，用于評(píng)估雷達(dá)信號(hào)處理器性能。由于模擬生成雷達(dá)視頻信號(hào)需要大量運(yùn)算，為了保證系統(tǒng)的實(shí)時(shí)性，采用TI公司的TMS320C6713B DSP作為信號(hào)合成的核心元件，采用XIUNX的Spartan-IIE系列FPGA控制系統(tǒng)時(shí)序邏輯，從而增加系統(tǒng)設(shè)計(jì)的靈活性，簡(jiǎn)化設(shè)計(jì)。由于 TMS320C6713B DSP的MW核電壓為1．2 V，外圍I／O電壓為3．3 V;而FPGA的內(nèi)核電壓為1．8 V，外圍I／O電壓為3．3 V，所以電源系統(tǒng)至少需要產(chǎn)生三種電壓。另外，必須考慮上電順序，如果只有DSP或FPGA的內(nèi)核獲得供電，外圍I／O無(wú)供電，則不會(huì)損壞器件的，僅無(wú)輸入／輸出：反之，如果外圍I／O獲得供電而CPU內(nèi)核無(wú)供電，那么器件緩沖／驅(qū)動(dòng)部分的三極管將工作于未知狀態(tài)，這是非常危險(xiǎn)的?？紤]到DSP的功耗較大，且本系統(tǒng)要求多片DSP同時(shí)工作，若采用線性電源。必產(chǎn)生較大的熱損耗，因此采用輸出電壓可調(diào)、高轉(zhuǎn)換率的開(kāi)關(guān)電源實(shí)現(xiàn)電源系統(tǒng)的設(shè)計(jì)。

　　本系統(tǒng)設(shè)計(jì)采用低電壓輸入、大電流輸出的同步PWM降壓式電壓轉(zhuǎn)換器TPS54310實(shí)現(xiàn)電源系統(tǒng)設(shè)計(jì)，采用TPS54310只需少量外圍元件，60 mΩ的MOSFET開(kāi)關(guān)管可保證在持續(xù)3 A的輸出電流時(shí)轉(zhuǎn)換率高于92％；通過(guò)配置外圍元件產(chǎn)生0．9 V、1．2 V、1．5 V、1．8 V、2．5 V、3．3 V的電壓，PWM頻率范圍為280 kHz~700 kHz：利用峰值電流限制和熱關(guān)斷實(shí)現(xiàn)過(guò)載保護(hù)：強(qiáng)散熱型PWP封裝具有更好的散熱功能。此外，TI公司還提供該系列電源器件的設(shè)計(jì)工具一SWIFT軟件，可輔助完成電源系統(tǒng)設(shè)計(jì)，縮短研發(fā)周期。

　　內(nèi)核電壓及外圍I/O接口電路

　　由于TPS54310可通過(guò)調(diào)節(jié)外圍電阻的阻值，產(chǎn)生系統(tǒng)所需1．2 V、1．8 V、3．3 V，其各路電壓產(chǎn)生的電路原理圖如圖1～圖3所示，圖1產(chǎn)生1．2 V電壓，圖2產(chǎn)生1．8 V電壓，圖3可產(chǎn)生3．3 V電壓，因各電路原理基本相似，本文以圖1為例說(shuō)明如何調(diào)整輸出電壓的幅值，以滿足電源系統(tǒng)要求。本設(shè)計(jì)中所有TPS54310的開(kāi)關(guān)頻率都設(shè)置為700 kHz，該頻率的設(shè)置通過(guò)計(jì)算。以圖1為例，其中fSW為可設(shè)置的開(kāi)關(guān)頻率，其設(shè)置范同為280kHz～700 kHz，同時(shí)要求SYNC保持開(kāi)路狀態(tài)。

　　系統(tǒng)采用TI公司的TMS320C67-13B DSP和Xilinx的Spartan-IIE系列FPGA，這兩種器件均需內(nèi)核電壓和外同I／O電壓。上電時(shí)，要保證內(nèi)核先加電，外圍I／O后加電；掉電時(shí)，應(yīng)先關(guān)斷外圍I／O電源，再關(guān)斷內(nèi)核電源。實(shí)現(xiàn)內(nèi)核電壓與外圍I／O電壓的順序供電，可通過(guò)調(diào)整TPS54310的SS／ENA引腳所連接的電容并利用其PWRGD和 SS／ENA信號(hào)滿足順序供電要求。SS／ENA引腳通過(guò)一只小容量電容接地，實(shí)現(xiàn)使能、輸出延遲和電壓上升延遲，其延遲時(shí)間與容值成正比。