什么是SPICE模型

什么是SPICE模型

SPICE(Simulation Program with Integrated Circuit Emphasis)。隨著I/O開關(guān)頻率的增加和電壓電平的降低，I/O的準(zhǔn)確模擬仿真成了現(xiàn)代高速數(shù)字系統(tǒng)設(shè)計中一個很重要的部分。通過精確仿真I/O緩沖器、終端和電路板跡線，您可以極大地縮短新設(shè)計的面市時間。通過在設(shè)計之初識別與問題相關(guān)的信號完整性，可以減少板固定點的數(shù)量。

傳統(tǒng)意義上，SPICE分析用在需要高準(zhǔn)確度的IC設(shè)計之類的領(lǐng)域中。然而，在PCB和系統(tǒng)范圍內(nèi)，對于用戶和器件供應(yīng)商而言，SPICE方法有幾個缺點。

由于SPICE仿真在晶體管水平上模擬電路，所以它們包含電路和工藝參數(shù)方面的詳細(xì)信息。大多數(shù)IC供應(yīng)商認(rèn)為這類信息是專有的，而拒絕將他們的模型公諸于眾。

雖然SPICE仿真很精確，但是仿真速度對于瞬態(tài)仿真分析(常用在評估信號完整性性能時)而言特別慢。 并且，不是所有的SPICE仿真器都是完全兼容的。 默認(rèn)的仿真器選項可能隨SPICE仿真器的不同而不同。 因為某些功能很強(qiáng)大的選項可以控制精度、會聚和算法類型，所以任何不一致的選項都可能導(dǎo)致不同仿真器的仿真結(jié)果的相關(guān)性很差。 最后，因為SPICE存在變體，所以通常仿真器之間的模型并不總是兼容的；它們必須為特定的仿真器進(jìn)行篩選。

SPICE模型是由SPICE仿真器使用的基于文本描述的電路器件，它能夠用數(shù)學(xué)預(yù)測不同情況下，元件的電氣行為。SPICE模型從最簡單的對電阻等無源元件只用一行的描述到使用數(shù)百行描述的極其復(fù)雜子電路。

SPICE模型不應(yīng)該與pSPICE模型混淆在一起。pSPICE是由OrCAD提供的專用電路仿真器。盡管有些pSPICE模型是與SPICE兼容的，卻并不能保證其完全兼容性。SPICE是最廣泛使用的電路仿真器，同時還是一個開放式標(biāo)準(zhǔn)。

什么是電磁干擾(EMI)和電磁兼容性(EMC)

電磁干擾(Electromagnetic Interference)，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。輻射干擾是指干擾源通過空間把其信號耦合(干擾)到另一個電網(wǎng)絡(luò)。在高速PCB及系統(tǒng)設(shè)計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內(nèi)其他子系統(tǒng)的正常工作。

自從電子系統(tǒng)降噪技術(shù)在70年代中期出現(xiàn)以來，主要由于美國聯(lián)邦通訊委員會在1990年和歐盟在1992 提出了對商業(yè)數(shù)碼產(chǎn)品的有關(guān)規(guī)章，這些規(guī)章要求各個公司確保它們的產(chǎn)品符合嚴(yán)格的磁化系數(shù)和發(fā)射準(zhǔn)則。符合這些規(guī)章的產(chǎn)品稱為具有電磁兼容性EMC(Electromagnetic Compatibility)。

什么是信號完整性(signal integrity)

信號完整性是指信號在信號線上的質(zhì)量。信號具有良好的信號完整性是指當(dāng)在需要的時候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。主要的信號完整性問題包括反射、振蕩、地彈、串?dāng)_等。

什么是反射(reflection)

反射就是在傳輸線上的回波。信號功率(電壓和電流)的一部分傳輸?shù)骄€上并達(dá)到負(fù)載處，但是有一部分被反射了。如果源端與負(fù)載端具有相同的阻抗，反射就不會發(fā)生了。源端與負(fù)載端阻抗不匹配會引起線上反射，負(fù)載將一部分電壓反射回源端。如果負(fù)載阻抗小于源阻抗，反射電壓為負(fù)，反之，如果負(fù)載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會導(dǎo)致此類反射。

什么是串?dāng)_(crosstalk)

串?dāng)_是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。

什么是過沖(overshoot)和下沖(undershoot)

過沖就是第一個峰值或谷值超過設(shè)定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。下沖是指下一個谷值或峰值。過分的過沖能夠引起保護(hù)二極管工作，導(dǎo)致過早地失效。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤。

什么是振蕩(ringing)和環(huán)繞振蕩(rounding)

振蕩的現(xiàn)象是反復(fù)出現(xiàn)過沖和下沖。信號的振蕩和環(huán)繞振蕩由線上過度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號完整性問題通常發(fā)生在周期信號中，如時鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

什么是地電平面反彈噪聲和回流噪聲

在電路中有大的電流涌動時會引起地平面反彈噪聲(簡稱為地彈)，如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面(0V)上產(chǎn)生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時開關(guān)器件數(shù)目的增加均會導(dǎo)致地彈的增大。由于地電平面(包括電源和地)分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號走到模擬地線區(qū)域時，就會產(chǎn)生地平面回流噪聲。同樣電源層也可能會被分割為2.5V，3.3V，5V等。所以在多電壓PCB設(shè)計中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。

在時域(time domain)和頻域(frequency domain)之間有什么不同

時域(time domain)是以時間為基準(zhǔn)的電壓或電流的變化的過程，可以用示波器觀察到。它通常用于找出管腳到管腳的延時(delays)、偏移(skew)、過沖(overshoot)、下沖(undershoot)以及建立時間(settling times)。

頻域(frequency domain)是以頻率為基準(zhǔn)的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用于波形與FCC和其它EMI控制限制之間的比較。

什么是阻抗(impedance)

阻抗是傳輸線上輸入電壓對輸入電流的比率值(Z0=V/I)。當(dāng)一個源送出一個信號到線上，它將阻礙它驅(qū)動，直到2*TD時，源并沒有看到它的改變，在這里TD是線的延時(delay)。

什么是建立時間(settling time)

建立時間就是對于一個振蕩的信號穩(wěn)定到指定的最終值所需要的時間。

什么是管腳到管腳(pin-to-pin)的延時(delay)

管腳到管腳延時是指在驅(qū)動器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時間。這些改變通常發(fā)生在給定電壓的50%，最小延時發(fā)生在當(dāng)輸出第一個越過給定的閾值(threshold)，最大延時發(fā)生在當(dāng)輸出最后一個越過電壓閾值(threshold) ，測量所有這些情況。

什么是偏移(skew)

信號的偏移是對于同一個網(wǎng)絡(luò)到達(dá)不同的接收器端之間的時間偏差。偏移還被用于在邏輯門上時鐘和數(shù)據(jù)達(dá)到的時間偏差。

什么是斜率(slew rate)

Slew rate 就是邊沿斜率(一個信號的電壓有關(guān)的時間改變的比率)。I/O的技術(shù)規(guī)范(如PCI)狀態(tài)在兩個電壓之間，這就是斜率(slew rate)，它是可以測量的。

什么是靜態(tài)線(quiescent line)

在當(dāng)前的時鐘周期內(nèi)它不出現(xiàn)切換。另外也被稱為 "stuck-at" 線或static線。串?dāng)_(Crosstalk)能夠引起一個靜態(tài)線在時鐘周期內(nèi)出現(xiàn)切換。

什么是假時鐘(false clocking)

假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(tài)(有時在VIL或VIH之間)。通常由于過分的下沖(undershoot)或串?dāng)_(crosstalk)引起。