深亞微米CMOS IC全芯片ESD保護(hù)技術(shù)

　　摘 要：CMOS工藝發(fā)展到深亞微米階段，芯片的靜電放電（ESD）保護(hù)能力受到了更大的限制。因此，需要采取更加有效而且可靠的ESD保護(hù)措施?；诟倪M(jìn)的SCR器件和STFOD結(jié)構(gòu)，本文提出了一種新穎的全芯片ESD保護(hù)架構(gòu)，這種架構(gòu)提高了整個(gè)芯片的抗ESD能力，節(jié)省了芯片面積，達(dá)到了對(duì)整個(gè)芯片提供全方位ESD保護(hù)的目的。

　　1 引言

　　靜電放電保護(hù)對(duì)于深亞微米設(shè)計(jì)來(lái)說(shuō)，由于柵氧薄、溝道短、源漏結(jié)淺再加上輕摻雜漏（LDD）以及硅化物擴(kuò)散等工藝，使得傳統(tǒng)的ESD保護(hù)電路保護(hù)能力降低。所以深亞微米CMOS IC的ESD保護(hù)變得更加困難。在考慮提高IC ESD保護(hù)能力的同時(shí)，又要盡可能減少保護(hù)電路所占的版圖面積，這在多管腳CMOS電路中，問(wèn)題尤為突出。

　　傳統(tǒng)上，為加強(qiáng)ESD保護(hù)能力，大都僅在輸入PAD附近做上ESD保護(hù)電路。大量的實(shí)驗(yàn)結(jié)果表明，即使在輸入與輸出PAD上已有適當(dāng)?shù)腅SD保護(hù)電路，仍然出現(xiàn)CMOS IC的內(nèi)部電路因ESD測(cè)試而發(fā)現(xiàn)異常的損傷問(wèn)題。因此，ESD的保護(hù)設(shè)計(jì)必須要注意全芯片（whole-chip）保護(hù)架構(gòu)的設(shè)計(jì)，才能夠真正避免內(nèi)部電路發(fā)生異常損傷的問(wèn)題。

　　ESD事件可以在CMOS芯片上各種引腳（輸入PAD、輸出PAD、VDD和VSS）之間以各種組合隨機(jī)發(fā)生，所以，在CMOS芯片各PAD外圍都必須有相應(yīng)的ESD保護(hù)電路，而且該保護(hù)電路對(duì)各種可能發(fā)生的ESD組合都要有很好的保護(hù)作用。另一方面，輸入輸出PAD之間的ESD事件時(shí)常會(huì)發(fā)生ESD電壓轉(zhuǎn)而跨在VDD與VSS電源線之間，造成IC內(nèi)部電路損傷導(dǎo)致VDD對(duì)VSS的漏電增加，甚至永久短路。在深亞微米CMOS IC中，這種破壞現(xiàn)象尤其常見(jiàn)。

　　針對(duì)這些問(wèn)題，結(jié)合實(shí)際工作，本文以改進(jìn)的SCR器件和STFOD結(jié)構(gòu)為基礎(chǔ)，提出了一種新穎的全芯片ESD保護(hù)架構(gòu)，這種架構(gòu)不僅提高了整個(gè)芯片的抗ESD能力，而且節(jié)省了芯片面積，達(dá)到了對(duì)整個(gè)芯片提供全方位ESD保護(hù)的目的。

　　2 互補(bǔ)式LVTSCR器件在輸入級(jí)ESD保護(hù)電路中的應(yīng)用

　　2．1 ESD應(yīng)力模式

　　ESD電壓對(duì)于VDD和VSS節(jié)點(diǎn)來(lái)說(shuō)可以分別是正或負(fù)極，所以對(duì)每個(gè)管腳來(lái)說(shuō)，都有四種ESD應(yīng)力模式。

　?。?）PS-mode（Pin-to-VSS正極性）：VSS腳接地，正的ESD電壓出現(xiàn)在該I／O腳對(duì)VSS腳放電時(shí)，此時(shí)VDD與其他腳懸空。

　?。?）Ns-mode（Pin-to-VSS負(fù)極性）：VSS腳接地，負(fù)的ESD電壓出現(xiàn)在該I／O腳對(duì)VSS腳放電時(shí)，此時(shí)VDD與其他腳懸空。

　?。?）PD-mode（Pin-to-VDD正極性）：VDD腳接地，正的ESD電壓出現(xiàn)在該I／O腳對(duì)VDD腳放電時(shí)，此時(shí)VSS與其他腳懸空。

　?。?）ND-mode（Pin-to-VDD負(fù)極性）：VDD腳接地，負(fù)的ESD電壓出現(xiàn)在該I／O腳對(duì)VDD腳放電時(shí)，此時(shí)VSS與其他腳懸空。

　　芯片輸入輸出腳的ESD耐壓度是以以上四種ESD放電組合模式下最低的耐壓值為判定值。先前的ESD保護(hù)設(shè)計(jì)中，LVTSCR器件只被安放在PAD到VSS的放電路徑上，也就是說(shuō)該LVTSCR器件只被用來(lái)提升PS-mode的．ESD保護(hù)能力，不能提供對(duì)PAD全方位的保護(hù)。

　　2．2 互補(bǔ)式LNTSCR在輸出級(jí)：ESD保護(hù)電路中的應(yīng)用

　　在圖1中顯示了一種互補(bǔ)式LVTSCR的靜電放電保護(hù)電路。在該電路中有兩個(gè)LVTSCR器件，其中LVTSCR2被安排在PAD到VSS之間用來(lái)保護(hù)PS-mode的ESD放電，此LVTSCR2是在SCR器件中內(nèi)嵌一NMOS器件而成的；另外有一LVTSCR1器件被安排在PAD到VDD之間，用來(lái)保護(hù)ND-mode的ESD放電，此LVTSCR1器件是在SCR器件內(nèi)嵌一PMOS器件而成的。這LVTSCR1與LVTSCR2正好形成互補(bǔ)式（Complementary）的結(jié)構(gòu)，可以有效地提升該P(yáng)AD的ESD保護(hù)能力。另外NS-mode的ESD放電，被D1二極管旁通掉；PD-mode的ESD放電被D2二極管旁通掉。在圖1所示的互補(bǔ)式LVTSCR ESD保護(hù)電路中，四個(gè)不同的放電組合都被一對(duì)一地保護(hù)著，故可以真正地提供全方位的ESD保護(hù)能力。另外，由于LVTSCRl內(nèi)嵌的PMOS柵極接到VDD，所以LVTSCR1在CMOS IC正常工作情形下是關(guān)閉的，只有當(dāng)ESD放電時(shí)才會(huì)被導(dǎo)通，此LVTSCR1的導(dǎo)通電壓等效于PMOS的驟回?fù)舸⊿nap shoot）電壓（約-10～15V）。試驗(yàn)證明，在較小的面積下，該互補(bǔ)LVTSCR電路能承受更高的ESD電壓（》8000V）

　　3 HINSCR和HIPSCR器件在輸出級(jí)ESD保護(hù)電路中的應(yīng)用

　　圖2所示HINTSCR是將一旁通二極管：Dp2埋入一N型LVTSCR器件而形成的一種高電流低電壓NMOS觸發(fā)的橫向SCR器件，HIPTSCR將一旁通二極管。Dn2埋人一P型的LVTSCR器件中而形成的高電流低電壓PMOS觸發(fā)的橫向SCR器件。這兩個(gè)器件可以與集成電路的輸出級(jí)PMOS器件與NlMOS器件合并在版圖中，以提升該輸出級(jí)的靜電放電保護(hù)能力。此特別埋入的二極管會(huì)分流掉一部份觸發(fā)電流，因此}IINTSCR器件與HIPTSCR器件必須要有更大的外界觸發(fā)電流才會(huì)被觸發(fā)導(dǎo)通，改變二極管在該HINTSCR器件與HIPTSCR器件結(jié)構(gòu)內(nèi)的面積大小即可設(shè)計(jì)出不同觸發(fā)電流的HINTFSCR器件與HIPTSCR器件。HINTSCR器件和HIPTSCR器件的ESD保護(hù)能力與前述互補(bǔ)LVTSCR器件相同，此處不再贅述。值得一提的是，該保護(hù)電路具有極高的抗噪聲干擾能力，因此更適合于輸出級(jí)：ESD保護(hù)電路。圖2是其應(yīng)用在集成電路輸出級(jí)的等效電路圖。