AD9434是一款12位單芯片采樣模數(shù)轉(zhuǎn)換器(ADC)，專門針對(duì)高性能、低功耗和易用性進(jìn)行了優(yōu)化。該器件的轉(zhuǎn)換速率最高可達(dá)500 MSPS，具有出色的動(dòng)態(tài)性能，適合寬帶載波和寬帶系統(tǒng)使用。芯片上集成了全部必需功能，包括采樣保持器與基準(zhǔn)電壓源，可提供完整的信號(hào)轉(zhuǎn)換解決方案。VREF引腳可用來監(jiān)控內(nèi)部基準(zhǔn)電壓或提供外部基準(zhǔn)電壓（必須通過SPI端口使能外部基準(zhǔn)電壓模式）。
該ADC要求采用1.8 V模擬電源供電及差分時(shí)鐘信號(hào)，以便充分發(fā)揮其工作性能。數(shù)字輸出為L(zhǎng)VDS (ANSI-644) 兼容，支持二進(jìn)制補(bǔ)碼、偏移二進(jìn)制或格雷碼格式。該ADC還提供數(shù)據(jù)時(shí)鐘輸出，用于正確進(jìn)行輸出數(shù)據(jù)定時(shí)。
AD9434采用先進(jìn)的BiCMOS工藝制造，提供56引腳LFCSP封裝，額定溫度范圍為-40°C至+85°C工業(yè)溫度范圍。該器件受美國(guó)及國(guó)際專利保護(hù)。
應(yīng)用
- 無線和有線寬帶通信
- 電纜反轉(zhuǎn)通路
- 通信測(cè)試設(shè)備
- 雷達(dá)和衛(wèi)星子系統(tǒng)
- 功率放大器線性化
產(chǎn)品聚焦
- 高性能。
500 MSPS、250 MHz輸入時(shí)信噪比維持在65 dBFS。 - 低功耗。
500 MSPS時(shí)功耗僅660 mW。 - 易于使用。
LVDS輸出數(shù)據(jù)和輸出時(shí)鐘信號(hào)允許與現(xiàn)行FPGA接口。片內(nèi)基準(zhǔn)電壓源和采樣保持功能使系統(tǒng)設(shè)計(jì)更靈活，采用1.8 V單電源則簡(jiǎn)化了系統(tǒng)電源設(shè)計(jì)。 - 串行端口控制
標(biāo)準(zhǔn)串行端口接口支持各種產(chǎn)品功能，例如：數(shù)據(jù)格式化、省電模式、增益調(diào)整及生成輸出測(cè)試碼等。
- 信噪比(SNR)：65 dBFS（fIN最高為250MHz，500 MSPS）
- 有效位數(shù)(ENOB)：10.5位（fIN最高為250 MHz，500 MSPS，?1.0 dBFS）
- 無雜散動(dòng)態(tài)范圍(SFDR)：-78 dBc（fIN最高為250 MHz，500 MSPS，?1.0 dBFS）
- 集成輸入緩沖器
- 出色的線性度
- 差分非線性(DNL)：±0.5 LSB（典型值）
- 積分非線性(INL)：±0.6 LSB（典型值）
- 500 MSPS時(shí)提供LVDS輸出（ANSI -644電平）
- 1 GHz全功率模擬帶寬
- 片內(nèi)基準(zhǔn)電壓源，無需外部解耦
- 低功耗
- 690 mW (500 MSPS)—LVDS SDR模式
- 660 mW (500 MSPS)—LVDS DDR模式
- 可編程（標(biāo)稱）輸入電壓范圍
- 1.18 V p-p至1.6 V p-p、1.5 V p-p（標(biāo)稱值）
- 1.18 V p-p至1.6 V p-p、1.5 V p-p（標(biāo)稱值）
- 可選擇輸出數(shù)據(jù)格式（偏移二進(jìn)制、二進(jìn)制補(bǔ)碼、格雷碼）
- 時(shí)鐘占空比穩(wěn)定器
- 帶可編程時(shí)鐘和數(shù)據(jù)對(duì)準(zhǔn)功能的集成數(shù)據(jù)時(shí)鐘輸出
AD9480
AD9215-105
AD9215-65
AD9215-80
AD9236
AD9238-20
AD9238-40
AD9238-65
AD9244-40
AD9244-65
AD9430-170
AD9430-210
AD6645-105
AD6645-80
AD9433-105
AD9433-125
AD9218-105
AD9218-40
AD9218-65
AD9218-80
