SoC內(nèi)ADC子系統(tǒng)集成驗(yàn)證挑戰(zhàn)

現(xiàn)實(shí)世界的本質(zhì)就是模擬。我們需要從周?chē)澜绮杉娜魏?a target='_blank' class='arckwlink_none'>信息始終是一個(gè)模擬值。但要在微處理器內(nèi)處理模擬數(shù)據(jù)需要先將這些數(shù)據(jù)轉(zhuǎn)換為數(shù)字形式。因此，SoC中使用多種不同的ADC（模數(shù)轉(zhuǎn)換器）。根據(jù)幾個(gè)參數(shù)（即吞吐量、噪聲抗擾度及設(shè)計(jì)復(fù)雜性）選擇相應(yīng)類(lèi)型的ADC。
　　SoC設(shè)計(jì)人員不需要了解集成到SoC中的任何IP的復(fù)雜深層設(shè)計(jì)。因此，如果將ADC視為一個(gè)黑盒，即使從SoC設(shè)計(jì)人員的角度來(lái)看，在SoC層面仍有許多因素會(huì)決定ADC的性能質(zhì)量。我們必須格外注意這些因素。
　　將模擬信號(hào)轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)需要在時(shí)間以及幅度上進(jìn)行離散化。時(shí)間離散在采樣相位上進(jìn)行，而幅度離散在量化相位進(jìn)行。采樣通過(guò)采樣保持電路完成。采樣保持電路有一個(gè)開(kāi)關(guān)、一個(gè)阻抗路徑以及一個(gè)電容，當(dāng)開(kāi)關(guān)關(guān)閉時(shí)在該電容上對(duì)電壓進(jìn)行采樣。量化簡(jiǎn)言之是指在一定范圍內(nèi)（由ADC的參考電壓控制）將采樣值縮放為數(shù)字值。采樣和量化相位如圖1所示。
　　
　　圖1：通用模數(shù)轉(zhuǎn)換流程
　　即使在簡(jiǎn)單的ADC黑盒示意圖中，我們也需要了解其在SoC中的集成知識(shí)：
　　● ADC有多個(gè)輸入信道，只有一個(gè)數(shù)字輸出。
　　● 信道之間存在復(fù)用，這樣，在任何時(shí)候ADC都能轉(zhuǎn)換來(lái)自于一個(gè)信道的數(shù)據(jù)。
　　● 采樣通過(guò)一個(gè)時(shí)鐘進(jìn)行。
　　● 任何ADC在其量化相位都使用一個(gè)基準(zhǔn)。
　　鑒于以上因素，我們便會(huì)明白，即使在同一個(gè)、甚至非常簡(jiǎn)單的ADC外部視圖中也會(huì)有許多設(shè)計(jì)難點(diǎn)，同時(shí)還有許多常見(jiàn)問(wèn)題。我們將在以下章節(jié)中逐一討論。圖2展示了將ADC集成到SoC的一般情況。
　　
　　圖2：ADC到SoC的一般集成
　　模擬輸入信道
　　在轉(zhuǎn)換的第一個(gè)相位，也就是采樣相位，輸入信道的模擬輸入是最重要的。采樣電容是ADC設(shè)計(jì)的組成部分，但是采樣遇到的電阻與SoC集成有較大的關(guān)聯(lián)。需要核實(shí)一些常見(jiàn)的整合細(xì)節(jié)。
　　模擬輸入路徑的電阻決定采樣所需的時(shí)間（如果C相同，采樣時(shí)間將隨著R的增加而增加，采樣時(shí)間等于電容器的充電時(shí)間）。采樣相位通過(guò)一個(gè)開(kāi)關(guān)控制。在ADC IP設(shè)計(jì)的一個(gè)可編程寄存器指定的時(shí)段內(nèi)，該開(kāi)關(guān)保持關(guān)閉。