DSP技術(shù)基礎(chǔ)與實(shí)用系統(tǒng)設(shè)計(jì)

DSP技術(shù)基礎(chǔ)與實(shí)用系統(tǒng)設(shè)計(jì)主要介紹TI公司DSP芯片硬、軟件的應(yīng)用與開發(fā)。對硬件不僅深入地介紹TMS320C3X和TMS320C6000兩個(gè)系列的芯片，也詳細(xì)地介紹了它們的各種外圍芯片及其外圍的擴(kuò)展：存儲(chǔ)器擴(kuò)展；PCI及USB擴(kuò)展、A/D與D/A擴(kuò)展、數(shù)字I/O擴(kuò)展及多DSP之間的通信，還給出了豐富的設(shè)計(jì)實(shí)例。在軟件方面，對DSP系統(tǒng)的開發(fā)工具、COFF文件格式、用匯編語言和C語言進(jìn)行DSP開發(fā)等做了詳細(xì)介紹。最后給出了DSP的數(shù)字濾波器及FFT設(shè)計(jì)的實(shí)例。《DSP基礎(chǔ)與實(shí)用系統(tǒng)設(shè)計(jì)》內(nèi)容豐富、新穎，實(shí)用性強(qiáng)，適合從事數(shù)字信號(hào)處理（DSP）的科技人員和高校師生閱讀。
DSP基礎(chǔ)與實(shí)用系統(tǒng)設(shè)計(jì) 目錄
第1部分 DSP技術(shù)基礎(chǔ)
第1章 概 論
1.1 信息時(shí)代與數(shù)字信號(hào)處理2
1.1.1 引 言2
1.1.2 數(shù)字信號(hào)處理的發(fā)展歷程及主要內(nèi)容3
1.1.3 數(shù)字信號(hào)處理的實(shí)現(xiàn)4
1.1.4 DSP適合于數(shù)字信號(hào)處理的特點(diǎn)5
1.1.5 DSP的應(yīng)用9
1.2 典型DSP系統(tǒng)的集成方案及開發(fā)方法10
1.2.1 典型DSP系統(tǒng)的構(gòu)成10
1.2.2 DSP系統(tǒng)的特點(diǎn)11
1.3 DSP系統(tǒng)的設(shè)計(jì)及開發(fā)簡介14
1.3.1 總體方案設(shè)計(jì)14
1.3.2 軟件設(shè)計(jì)階段15
1.3.3 硬件設(shè)計(jì)階段17
1.3.4 系統(tǒng)集成18
1.4 本章小結(jié)18
第2章 DSP芯片
2.1 引 言19
2.2 DSP芯片概述19
2.2.1 DSP芯片的特征19
2.2.2 DSP芯片的發(fā)展歷程21
2.2.3 DSP芯片的發(fā)展方向22
2.2.4 DSP芯片的分類23
2.2.5 DSP芯片的選擇24
2.3 TI公司的DSP芯片24
2.3.1 TI公司的DSP芯片的發(fā)展歷程24
2.3.2 TI公司定點(diǎn)DSP芯片26
2.3.3 TI公司浮點(diǎn)DSP芯片36
2.3.4 多處理器DSP芯片TMS320C8X41
2.4 其他公司的DSP產(chǎn)品43
2.5 本章小結(jié)44
第2部分 DSP硬件開發(fā)
第3章 DSP小系統(tǒng)的構(gòu)成
3.1 引 言48
3.2 TMS320C3X介紹48
3.2.1 TMS320C3X的發(fā)展過程48
3.2.2 TMS320C3X的特點(diǎn)50
3.3 基于TMS320C31的DSP小系統(tǒng)的構(gòu)成56
3.3.1 復(fù)位與監(jiān)控56
3.3.2 時(shí)鐘電路的選擇與設(shè)計(jì)66
3.3.3 等 待66
3.3.4 存儲(chǔ)器與DSP的接口72
3.3.5 DSP系統(tǒng)中斷電路的設(shè)計(jì)84
3.3.6 總線驅(qū)動(dòng)與總線鎖存86
3.4 DSP基本系統(tǒng)的構(gòu)成92
3.4.1 DSP基本系統(tǒng)介紹92
3.4.2 原理圖92
3.4.3 地址分配表97
3.4.4 GAL1，GAL2文件清單97
3.4.5 硬件調(diào)試的主要步驟97
3.5本章小結(jié)98
第4章 DSP通信
4.1 引 言99
4.2 DSP與DSP之間的通信100
4.2.1 引 言100
4.2.2 串口通信方式102
4.2.3 DMA通信方式102
4.2.4 用雙口RAM實(shí)現(xiàn)DSP之間的通信104
4.2.5 用FIFO實(shí)現(xiàn)DSP之間的通信113
4.2.6 用公共存儲(chǔ)器實(shí)現(xiàn)多機(jī)并行運(yùn)行117
4.2.7 適合便攜儀表的通信方式125
4.3 引 言125
4.3.1 RS232系列串行通信總線技術(shù)及標(biāo)準(zhǔn)126
4.3.2 USB與IEEE1394129
4.3.3 并行接口144
4.3.4 緊湊型總線147
4.3.6 計(jì)算機(jī)總線147
4.4 引 言147
4.5 ISA總線149
4.5.1 PCI總線153
4.5.2 INTERNET,INTRANET和INFRANET172
4.6 引 言172
4.6.1 現(xiàn)場總線的特點(diǎn)173
4.6.2 幾種有影響力的現(xiàn)場總線173
4.6.3 CAN總線介紹174
4.7 本章小結(jié)178
第5章 DSP處理器的前向通道和后向通道以及人機(jī)接口設(shè)計(jì)
5.1 引 言180
5.2 前向通道181
5.2.1 引 言181
5.2.2 DSP系統(tǒng)的A/D芯片的選擇與使用181
5.3 后向通道217
5.3.1 引 言217
5.3.2 并行接口D/A轉(zhuǎn)換芯片218
5.4 DSP系統(tǒng)前后向通道中的其它常用芯228
5.4.1 引 言228
5.4.2 集成有源濾波器228
5.4.3 可編程放大器237
5.5 DSP系統(tǒng)前后向系統(tǒng)設(shè)計(jì)的幾個(gè)基本結(jié)論240
5.6 DSP系統(tǒng)的人機(jī)接口設(shè)計(jì)240
5.6.1 引 言240
5.6.2 單片機(jī)+DSP的人機(jī)接口方案241
5.6.3 8279可編程鍵盤/顯示控制器242
5.6.4 絕對時(shí)鐘MC146818/DS12887及其應(yīng)用244
5.6.5 LCD接口247
5.7 本章小結(jié)248
第6章 可編程專用集成電路在DSP系統(tǒng)中的應(yīng)用
6.1 概 述249
6.1.1 ASIC與通用集成電路249
6.1.2 半定制ASIC249
6.2 可編程ASIC的基本結(jié)構(gòu)250
6.2.1 簡單可編程邏輯器件（EPLD）251
6.2.2 復(fù)雜可編程邏輯器件252
6.3 現(xiàn)場可編程邏輯門陣列（FPGA）252
6.3.1 FPGA的基本結(jié)構(gòu)253
6.3.2 FPGA的設(shè)計(jì)流程254
6.3.3 FPGA的開發(fā)系統(tǒng)257
6.4 VHDL語言概述259
6.5 MAX7000系列及其使用260
6.5.1 簡 介260
6.5.2 EPM7192E功能261
6.6 FLEX 10K系列及其配置267
6.6.1 FLEX 10K系列簡介267
6.6.2 FLEX 10K器件的配置273
6.7 本章小結(jié)288
第7章 TMS320C6000系列DSP
7.1 TMS320C6000數(shù)字信號(hào)處理平臺(tái)289
7.1.1 簡 介289
7.1.2 TMS320C62X/C67X的主要特征290
7.2 CPU數(shù)據(jù)通道及其控制292
7.2.1 簡 介292
7.2.2 通用寄存器文件292
7.2.3 功能單元295
7.2.4 寄存器文件交叉通道296
7.2.5 存儲(chǔ)器存取通道296
7.2.6 數(shù)據(jù)地址通道296
7.2.7 TMS320C62X/C67X控制寄存器文件296
7.2.8 TMS320C67X對控制寄存器文件的擴(kuò)展299
7.3 TMS320C6000指令303
7.3.1 TMS320C62X/C67X定點(diǎn)指令集303
7.3.2 TMS320C67X浮點(diǎn)指令集317
7.4 TMS320C67X流水線325
7.4.1 簡 介325
7.4.2 流水線操作概述326
7.4.3 各類指令的流水線執(zhí)行333
7.4.4 功能單元競爭冒險(xiǎn)336
7.4.5 性能考慮343
7.5 中 斷348
7.5.1 中斷概述348
7.5.2 全局使能或屏蔽中斷（控制狀態(tài)寄存器--CSR）353
7.5.3 單個(gè)中斷控制354
7.5.4 中斷檢測和處理357
7.5.5 性能考慮360
7.5.6 編程考慮361
7.6 存儲(chǔ)器362
7.6.1 存儲(chǔ)器空間363
7.6.2 內(nèi)部存儲(chǔ)器364
 7.6.3 數(shù)據(jù)存儲(chǔ)器訪問366
7.6.4 片內(nèi)外圍總線367
7.6.5 擴(kuò)展總線367
7.6.6 外部存儲(chǔ)器接口（EMIF）368
7.7 外圍器件368
7.7.1 直接存儲(chǔ)器訪問（DMA）控制器368
7.7.2 增強(qiáng)直接存儲(chǔ)器訪問（EDMA）369
7.7.3 主機(jī)端口接口（HPI）370
7.7.4 擴(kuò)展總線（XB）371
7.7.5 外部存儲(chǔ)器接口（EMIF）372
7.7.6 引導(dǎo)配置邏輯373
7.7.7 多通道緩沖串口（MCBSP）374
7.7.8 定時(shí)器375
7.7.9 中斷選擇器376
7.7.10 節(jié)能邏輯376
7.8 本章小結(jié)377
第8章 TMS320C6000與外部存儲(chǔ)器及PCI總線的接口
8.1 TMS320C6000的FIFO外部存儲(chǔ)器接口378
8.1.1 概 述378
8.1.2 FIFO接口378
8.1.3 TI FIFO選用指南390
8.1.4 EMIF概述391
8.1.5 讀數(shù)據(jù)接口舉例393
8.2 TMS320C6000 EMIF與閃存接口397
8.2.1 'C6201/'C6202/'C6701 EMIF的ROM模式397
8.2.2 'C6211/'C6711 EMIF ×8/×16異步模式397
8.2.3 閃存接口398
8.3 TMS320C6000 EMIF與外部SDRAM/SGRAM接口402
8.3.1 SDRAM器件介紹402
8.3.2 'C6000 EMIF與SDRAM/SGRAM的接口403
8.3.3 'C6000 EMIF接口對SDRAM/SGRAM的支持407
8.3.4 SDRAM命令412
8.4 TMS320C6000 EMIF與外部SBSRAM的接口413
8.4.1 4MB(256KB×18，128KB×32/36)SBSRAMMT58L256L18P介紹413
8.4.2 EMIF與SBSRAM的接口420
8.4.3 SBSRAM的操作428
8.5 TMS320C6000的PCI總線擴(kuò)展432
8.5.1 概 述432
8.5.2 C6202擴(kuò)展總線432
8.5.3 異步模式下的'C6202436
8.6 本章小結(jié)453
第9章 DSP應(yīng)用系統(tǒng)的開發(fā)
9.1 引 言454
9.2 TMS320C32的32路同步采集系統(tǒng)的開發(fā)454
9.2.1 簡 介454
9.2.2 系統(tǒng)介紹454
9.2.3 部分硬件設(shè)計(jì)原理455
9.3 TMS320C3116路的D/A板456
9.3.1 性能指標(biāo)及系統(tǒng)構(gòu)成456
9.3.2 系統(tǒng)介紹456
9.3.3 典型電路原理457
9.4 TMS320C32的雙DSP開發(fā)系統(tǒng)的開發(fā)458
9.4.1 系統(tǒng)性能458
9.4.2 系統(tǒng)框圖458
9.4.3 系統(tǒng)介紹459
9.5 四片TMS320C6000構(gòu)成的四機(jī)系統(tǒng)459
9.5.1 系統(tǒng)硬件功能459
9.5.2 存儲(chǔ)空間分配459
9.5.3 系統(tǒng)初始化462
9.5.4 外部存儲(chǔ)器463
9.5.5 FIFO端口輸入/輸出擴(kuò)展463
9.5.6 傳輸和接收FIFO端口數(shù)據(jù)464
9.5.7 監(jiān)視FIFO狀態(tài)465
9.5.8 FIFO端口復(fù)位465
9.5.9 控制FIFO端口可編程接近滿標(biāo)志466
9.5.10 定時(shí)器輸入/輸出和FIFO端口466
9.5.11 設(shè)計(jì)與FIFO端口一起使用的外部硬件466
9.5.12 FIFO鏈路處理器間通信網(wǎng)絡(luò)467
9.5.13 發(fā)送和傳輸FIFO鏈路數(shù)據(jù)468
9.5.14 監(jiān)視FIFO狀態(tài)468
9.5.15 FIFO端口復(fù)位469
9.5.16 處理器間中斷469
9.5.17 處理器識(shí)別470
9.5.18 串 口471
9.5.19 定時(shí)器471
9.5.20 中 斷471
9.5.21 JTAG測試總線475
9.5.22 系統(tǒng)的PCI總線接口476
9.5.23 PCI總線輸入/輸出和存儲(chǔ)變換476
9.5.24 系統(tǒng)的引導(dǎo)477
9.6 本章小結(jié)478
第3部分 DSP軟件開發(fā)
第10章 DSP編程基礎(chǔ)
10.1 引 言481
10.2 COFF--公共目標(biāo)文件格式481
10.2.1 段的概念481
10.2.2 匯編器對段的處理482
10.2.3 鏈接器對段的處理484
10.2.4 程序重定位486
10.2.5 COFF文件的符號(hào)488
10.3 DSP芯片的開發(fā)工具489
10.3.1 引 言489
10.3.2 代碼生成工具489
10.4 代碼調(diào)試器493
10.4.1 概 述493
10.4.2 初學(xué)者工具DSK494
10.4.3 軟件模擬器494
10.4.4 評(píng)價(jià)模塊EVM495
10.4.5 軟件開發(fā)系統(tǒng)495
10.5 調(diào)試器（調(diào)試C3X程序）495
10.5.1 第一步：準(zhǔn)備用于調(diào)試的程序495
10.5.2 第二步：定義存儲(chǔ)器空間分配497
10.5.3 第三步：裝載目標(biāo)代碼503
10.5.4 第四步：運(yùn)行程序503
10.5.5 第五步：檢查管理數(shù)據(jù)504
10.5.6 第六步：修改程序代碼512
10.6 本章小結(jié)513
第11章 DSP匯編語言編程基礎(chǔ)
11.1 引 言514
11.2 TMS320C3X的指令系統(tǒng)514
11.2.1 TMS320C3X的尋址514
11.2.2 TMS320C3X的指令系統(tǒng)515
11.3 TMS320C3X DSP基本編程技巧517
11.3.1 定時(shí)器編程517
11.3.2 串行口521
11.3.3 DMA535
11.3.4 中斷的編程541
11.3.5 程序引導(dǎo)裝載功能545
11.4 匯編語言編程流程560
11.5 本章小結(jié)562
第12章 用高級(jí)語言開發(fā)DSP程序
12.1 引 言563
12.2 TMS320 ANSI C編譯器563
12.2.1 優(yōu)化ANSI C編譯器563
12.2.2 優(yōu)化編譯器565
12.3 TMS320C3X/C4X C語言開發(fā)的運(yùn)行環(huán)境576
12.3.1 存儲(chǔ)器模式577
12.3.2 目標(biāo)表征579
12.3.3 寄存器規(guī)約582
12.3.4 函數(shù)結(jié)構(gòu)與調(diào)用規(guī)約584
12.3.5 中斷處理588
12.3.6 運(yùn)行支持算術(shù)程序589
12.3.7 系統(tǒng)初始化591
12.4 DSP芯片的匯編語言與C語言的混合編程594
12.4.1 用C語言和匯編語言進(jìn)行混合編程的方法594
12.4.2 匯編語言模塊595
12.4.3 預(yù)定義標(biāo)識(shí)符596
12.4.4 C調(diào)用匯編函數(shù)的例子596
12.4.5 從C中訪問匯編語言變量597
12.4.6 在C程序中嵌入?yún)R編語句599
12.4.7 DSP的其它高級(jí)語言編程600
12.5 本章小結(jié)600
第13章 FFT及數(shù)字濾波器
13.1 引 言601
13.2 FFT的基本原理602
13.2.1 DFT602
13.2.2 常用FFT算法603
13.3 濾波器的基本原理607
13.3.1 經(jīng)典濾波器607
13.3.2 現(xiàn)代濾波器608
13.4 FFT及濾波器的實(shí)現(xiàn)617
13.4.1 FFT算法實(shí)現(xiàn)617
13.4.2 濾波器的實(shí)現(xiàn)627