如何使用FPGA和DSP進行精度數(shù)字頻率計的設(shè)計

　　本設(shè)計根據(jù)等精度的多周期同步測頻原理，采用Altera 公司的FLEX10K10 系列FPGA 和TI 的TMS320VC5402進行硬件電路的設(shè)計。各項實測表明，多周期同步測頻法是正確、合理和可靠的。

　　頻率檢測是電子測量領(lǐng)域的最基本也是最重要的測量之一，頻率信號抗干擾強，易于傳輸，可以獲得較高的測量精度， 所以測頻率方法的研究越來越受到重視。本設(shè)計是以FPGA 為核心的等精度率數(shù)字頻率計，采用TI 公司的TMS320VC5402 DSP 芯片和Altera 公司的FLEX10K10 系列FPGA，采用多周期同步測頻原理，實現(xiàn)了高精度的恒誤差頻率測量，在使用過程中無需量程切換。經(jīng)驗證，產(chǎn)品性能穩(wěn)定可靠，達到了較高的測量精度和測量速度。

　　本系統(tǒng)可以完成頻率、周期和占空比的測量，設(shè)計的總體電路如圖2 所示，由DSP 主控電路、FPGA 計數(shù)電路、小信號放大整形電路、串口通信電路、數(shù)碼顯示電路和功能鍵選擇組成。其工作過程是：根據(jù)功能鍵的判鍵結(jié)果（測頻率、測周期還是測占空比），DSP 發(fā)出啟動等控制信號和1S 的閘門，F(xiàn)PGA 完成對閘門的同步和在閘門時間內(nèi)分別對標準信號和被測信號進行計數(shù)，然后將兩組計數(shù)值（各32 位）分8 次送給DSP，DSP 完成數(shù)值轉(zhuǎn)換和相應(yīng)的浮點運算，最后將運算結(jié)果送8 位數(shù)碼管動態(tài)顯示。通過串口通信和上位機程序，測量過程也可以在PC 機控制下完成，并將測量結(jié)果送到PC 中記錄，完成采集功能。

　　FPGA 程序設(shè)計

　　FPGA 程序框圖如圖 所示，由同步門D 觸發(fā)器、標準信號計數(shù)器、被測信號計數(shù)器和64-8多路選擇器構(gòu)成。其中預(yù)置門控信號CL、清零信號CLR、數(shù)據(jù)輸出選擇SEL［2..0］由DSP 發(fā)出，F(xiàn)PGA 通過START 的下降沿通知DSP 計數(shù)結(jié)束，可以分8 次取數(shù)。