如何使用X-DSP可測(cè)性設(shè)計(jì)與片上調(diào)試技術(shù)的研究與實(shí)現(xiàn)

　　隨著芯片規(guī)模的增大和復(fù)雜度的上升，片內(nèi)信號(hào)的觀測(cè)和控制更加困難，對(duì)芯片的測(cè)試及調(diào)試的難度也在不斷上升，芯片的測(cè)試和調(diào)試問題成為制約整個(gè)行業(yè)發(fā)展的重要因素。如何合理地對(duì)數(shù)字信號(hào)處理器進(jìn)行可測(cè)性設(shè)計(jì)、建立調(diào)試支持成為數(shù)字信號(hào)處理器設(shè)計(jì)的核心問題之一。

　　X—DSP是作者參與研制的一款高性能低功耗DSP。它具有高級(jí)的改進(jìn)哈佛結(jié)構(gòu)，帶有專用邏輯功能的CPU，片內(nèi)存儲(chǔ)器，片內(nèi)外設(shè)和高度專業(yè)化的指令集。

　　本文根據(jù)X．DSP的體系結(jié)構(gòu)特點(diǎn)及X．DSP對(duì)測(cè)試的具體需求，提出并實(shí)現(xiàn)了包含邊界掃描設(shè)計(jì)和內(nèi)部全掃描測(cè)試技術(shù)在內(nèi)的一整套可測(cè)性設(shè)計(jì)方案。該方案充分考慮了X．DSP的內(nèi)部結(jié)構(gòu)，以IEEEl 149．1標(biāo)準(zhǔn)為基礎(chǔ)，有針對(duì)性的選擇了一系列成熟可靠的可測(cè)性技術(shù)和方法，充分利用X．DSP所具有的處理能力和CPU特有的地址、數(shù)據(jù)總線結(jié)構(gòu)，在盡量少的增加測(cè)試開銷的前提下很好的滿足了X．DSP對(duì)測(cè)試的需求。本方案采用自主設(shè)計(jì)掃描單元的方法實(shí)現(xiàn)，大大的提高了設(shè)計(jì)的靈活性，為調(diào)試與測(cè)試的接口整合提供了支持。

　　本文深入研究了X．DSP在系統(tǒng)級(jí)、指令級(jí)、硬件結(jié)構(gòu)級(jí)等不同層次上對(duì)調(diào)試的需求，在上述測(cè)試結(jié)構(gòu)的基礎(chǔ)上設(shè)計(jì)了簡(jiǎn)潔高效的片上硬件調(diào)試結(jié)構(gòu)，以很少的調(diào)試硬件代價(jià)提供了很強(qiáng)的調(diào)試能力，通過掃描鏈結(jié)構(gòu)實(shí)現(xiàn)了高效的調(diào)試通信和控制通路，支持硬件設(shè)計(jì)人員對(duì)X．DSP內(nèi)部狀態(tài)的控制和觀察以及對(duì)用戶程序的調(diào)試分析，很好的滿足了X．DSP不同層次的調(diào)試需求。

　　同時(shí)本文將調(diào)試結(jié)構(gòu)、內(nèi)部掃描和邊界掃描集成在一起，使其共用測(cè)試引腳，降低了囡測(cè)試而帶來的芯片引腳開銷。

　　為了保證設(shè)計(jì)的正確性，本文最后對(duì)該結(jié)構(gòu)進(jìn)行了較為完備的測(cè)試碼開發(fā)和功能驗(yàn)證，驗(yàn)證結(jié)果表明本文實(shí)現(xiàn)的測(cè)試與片上調(diào)試邏輯運(yùn)行正確。該結(jié)構(gòu)已經(jīng)在投片后的X-DSP芯片中得到了實(shí)際應(yīng)用。在投片后的驗(yàn)證過程中，該結(jié)構(gòu)配合X．DSP的集成開發(fā)環(huán)境，可以實(shí)現(xiàn)用戶程序的加載、運(yùn)行、調(diào)試和分析。板級(jí)調(diào)試的實(shí)際結(jié)果表明，該結(jié)構(gòu)能夠正確運(yùn)行。