3G測試系統(tǒng)中的Viterbi譯碼及其DSP實現(xiàn)及優(yōu)化

3G測試系統(tǒng)中的Viterbi譯碼及其DSP實現(xiàn)及優(yōu)化

摘要　介紹了一種用于測試TD-SCDMA手機(jī)終端測試平臺中的關(guān)鍵技術(shù)——Viterbi譯碼。研究用約束度K=9的卷積編碼和最大似然Viterbi譯碼的差錯控制方案，在Viterbi譯碼算法中，提出了原位運算度量、保存路徑轉(zhuǎn)移過程和循環(huán)存取幸存路徑等方法，能有效地減少存儲量、降低功耗，使得K=9的Viterbi譯碼算法可在CCS集成環(huán)境平臺和TMS320C55X DSP芯片上實現(xiàn)，其性能指標(biāo)符合3GPP通信協(xié)議標(biāo)準(zhǔn)要求，文中給出了適用于DSP編程的算法，給出了DSP具體實現(xiàn)，同時給出了硬件的仿真結(jié)果。

0、引言

隨著TD-SCDMA產(chǎn)業(yè)化進(jìn)程的日益明朗，3G之戰(zhàn)還未吹號，硝煙味已彌漫了黎明前的市場。這就要求盡快提供好的手機(jī)終端。對手機(jī)終端的性能測試越顯得迫在眉睫。由于重郵信科3G研究院在TD方面有著很成熟的技術(shù)和經(jīng)驗，在此基礎(chǔ)上我們不但推出了3G樣機(jī)，而且致力于開發(fā)好的TD手機(jī)測試平臺，本文所介紹的Viterbi譯碼方法是獨具特色的TD測試平臺中所用到的。3GPP中TD-SCDMA系統(tǒng)采用了3種信道編碼方案：卷積編碼、Turbo編碼和不編碼。不同類型的傳輸信道所使用的編碼方案和編碼效率是不同的。本文介紹針對卷積編碼的Viterbi譯碼方案。針對DSP設(shè)計的特點，本文在不改變糾錯性能的前提下提出了一系列的方法，如原位運算、保存轉(zhuǎn)移、循環(huán)存取等，旨在將存儲器的容量減到最小，將整體功耗降到最低。

1、Viterbi譯碼原理[1]

Viterbi譯碼算法（簡稱VA算法）是由Viterbi在1967年首先提出的，它是一種針對卷積碼的最大似然譯碼算法。他不是在網(wǎng)格圖上依次比較所有的可能路徑，而是接受一段，計算、比較一段，保留最有可能的路徑，從而達(dá)到整個碼序列是一個最大似然序列。Viterbi譯碼算法優(yōu)點是在碼的約束比較小時，它比序列譯碼算法效率更高、速度更快，譯碼器也較簡單。缺點就是隨著約束長度的增加算法的復(fù)雜度增加很快。約束長度N為7時要比較的路徑就有64條，為8時路徑變?yōu)?28條。（2<<（N-1））。所以Viterbi譯碼一般應(yīng)用在約束長度小于10的場合中。雖然有許多算法降低了復(fù)雜性、減少了運算量，但它們必然以犧牲性能為代價。本文研究的出發(fā)點是立足于不降低算法性能，尋求在實現(xiàn)最大似然譯碼時的優(yōu)化方法。而這點我們主要是通過與硬件實現(xiàn)相結(jié)合做到的。Viterbi算法主要由路徑度量的“加比選”運算、度量的更新、路徑的更新、最大似然路徑的回溯過程組成。