如何使用智能函數(shù)發(fā)生器進(jìn)行VHDL的設(shè)計(jì)與仿真

　　以函數(shù)信號(hào)發(fā)生器的功能為設(shè)計(jì)對(duì)象，運(yùn)用EDA技術(shù)的設(shè)計(jì)方法，進(jìn)行各種波形的輸入設(shè)計(jì)、設(shè)計(jì)處理，項(xiàng)目校驗(yàn)和器件編程。在VHDL語(yǔ)言的編寫中按照行為描述，寄存器傳輸描述，實(shí)現(xiàn)了兒種波形的軟件設(shè)計(jì)和具體邏輯元件結(jié)構(gòu)的硬件映射。結(jié)合FPGA/ CPLD的開(kāi)發(fā)集成環(huán)境，產(chǎn)生了函數(shù)信號(hào)發(fā)生器的各種信號(hào)，同時(shí)完成了行為仿真、時(shí)序和功能仿真，給出了在GW48. CK型實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)上實(shí)現(xiàn)的正弦波形仿真結(jié)果。實(shí)驗(yàn)表明采用該方法能生成鋸齒波、三角波、階梯波、正弦波等波形，實(shí)現(xiàn)了信號(hào)發(fā)生器的功能，說(shuō)明該設(shè)計(jì)是行之有效的。信號(hào)發(fā)生器功能設(shè)計(jì)的方法可以推廣到其它電子系統(tǒng)的設(shè)計(jì)中。

　　在科學(xué)研究、工程教育及生產(chǎn)實(shí)踐中，常常需要用到信號(hào)發(fā)生器。而信號(hào)發(fā)生器的主要功能是為各種場(chǎng)合產(chǎn)生所需的信號(hào)波形。

　　長(zhǎng)期使用的信號(hào)發(fā)生器，大部分是由- -些電子元器件組成的模擬電路構(gòu)成的，這類儀器作為信號(hào)源，頻率可達(dá)上百M(fèi)Hz，但是其體積大，損耗也大”。EDA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù)，它是在先進(jìn)的計(jì)算機(jī)工作平臺(tái)，上開(kāi)發(fā)出來(lái)的一整套電子系統(tǒng)設(shè)計(jì)的軟硬件工具，它提供了先進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。隨著EDA技術(shù)的不斷發(fā)展，當(dāng)大規(guī)?？删幊踢壿嬈骷﨔PGA和CPLD出現(xiàn)，并有了相應(yīng)的EDA設(shè)計(jì)工具之后，其含義就不僅局限在當(dāng)初的電路版圖的設(shè)計(jì)自動(dòng)化概念上，而當(dāng)今的EDA技術(shù)更多的是指芯片內(nèi)的電子系統(tǒng)設(shè)計(jì)自動(dòng)化2。硬件描述語(yǔ)言的發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面 。

　　利用EDA技術(shù)對(duì)FPGA/ CPLD的開(kāi)發(fā)，通常是借助軟件方式的硬件系統(tǒng)開(kāi)發(fā)。本文以函數(shù)信號(hào)發(fā)生器產(chǎn)生波形的功能為設(shè)計(jì)對(duì)象，闡述了EDA技術(shù)的設(shè)計(jì)方法，使用EDA設(shè)計(jì)工具對(duì)函數(shù)信號(hào)發(fā)生器產(chǎn)生的波形按照設(shè)計(jì)流程進(jìn)行幾個(gè)層次設(shè)計(jì)的過(guò)程，具體結(jié)合FPGA/ CPLD的開(kāi)發(fā)集成環(huán)境MAX+ PLUS II軟件平臺(tái)和V HDL語(yǔ)言及GW48. CK型實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)實(shí)驗(yàn)裝置。上配置的編程工具和仿真工具，設(shè)計(jì)出智能函數(shù)信號(hào)發(fā)生器的各種波形，完成了函數(shù)信號(hào)發(fā)生器功能軟件方式的硬件實(shí)現(xiàn)過(guò)程，， 并進(jìn)行功能、時(shí)序及硬件仿真，給出了仿真的結(jié)果。