如何使用FPGA實現(xiàn)語音識別系統(tǒng)的設計資料說明

　　近年來，語音識別研究大部分集中在算法設計和改進等方面，而隨著半導體技術的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術水平的不斷提高，新的硬件平臺的推出，語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結合后，逐漸向實用化、小型化方向發(fā)展。

　　本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進行研究的基礎上，重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領域的應用，并結合基于FPGA的 SOPC系統(tǒng)，在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。本系統(tǒng)整體設計基于DE2開發(fā)平臺，采用基于Nios II的SOPC技術。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在 FPGA內部實現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護性。

　　此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算，在設計中作者充分利用了Cyclone II 芯片的豐富的硬件乘法器，實現(xiàn)了語音信號的端點檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。本論文主要包含了以下幾個方面：

　?。?）結合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統(tǒng)的總體設計，在此基礎上進行了系統(tǒng)的軟硬件的選擇和設計。

　　（2）自主設計了純硬件描述語言的驅動電路設計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進行提取導入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。

　　（3）完成高速定點256點的FFT模塊的設計，此模塊是系統(tǒng)成敗的關鍵，實現(xiàn)高速實時的運算。

　　（4）結合SOPC的特性，設計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅動接口設計完成用戶定制的系統(tǒng)。

　?。?）進行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的，具有一定的市場潛在價值。

　　嵌入式系統(tǒng)發(fā)展趨勢為小體積、低功耗、高性能。如今MCU、DSP和FPGA三種處理器在現(xiàn)代嵌入式系統(tǒng)中是三分天下，各自都具有獨特的優(yōu)勢但在某方面又存在不足。當前ARM 和51系列單片機為代表的MCU家族在強大的軟件系統(tǒng)支持和控制處理微機接口方面占據(jù)領先之位；而在大的數(shù)據(jù)處理方面市場又被DSP搶占；FPGA在高速復雜邏輯處理方面獨領風騷，同時其大規(guī)模的內部存儲容量和內嵌乘法器，高速并行處理能力，在信號處理方面也突出了它的優(yōu)勢。因而三者的結合是未來嵌入式系統(tǒng)發(fā)展的趨勢。SOPC＝MCU+DSP+FPGA，微電子技術發(fā)展至今取得了長足的進展，而最終將實現(xiàn)SOC方案。而在整個設計流程中， SOPC技術是一種有效的解決方案。SOPC主要源自全球著名的微電子產商Altera， 其涵義為可編程的片上系統(tǒng)，或者說是基于大規(guī)模FPGA的單片系統(tǒng)。之所以如此快速發(fā)展，跟目前 CPLD/PGFA邏輯門及其內部RAM容量越來越大，性能也越來越高是分不開的，加之價格下跌，強大的可編程能力，使得CPLD/PGFA不僅可以實現(xiàn)一個高復雜高難度的系統(tǒng)，而且還能快速升級，提升系統(tǒng)性能。