MZ7035系列開發(fā)板XILINX FPGA DMA和VDMA的應(yīng)用教程

　　本課程是 DMA 課程的基礎(chǔ)，讀者務(wù)必認(rèn)真先閱讀和學(xué)習(xí)。本課程設(shè)計(jì)一個(gè)最基本的 DMA 環(huán)路，實(shí)現(xiàn) DMA 的環(huán)路測試。? PS 端 ARM 將數(shù)據(jù)發(fā)送給 DDR。? PS 控制 DMA，使 DMA 通過數(shù)據(jù)通道讀取 DDR 中的數(shù)據(jù)；DMA 將讀取到的數(shù)據(jù)傳給 FIFO。? FIFO 將數(shù)據(jù)傳輸給 DMA；PS 控制 DMA，使 DMA 通過數(shù)據(jù)通道將數(shù)據(jù)寫入 DDR 中。? 傳輸校驗(yàn)，對比接收數(shù)據(jù)與發(fā)送數(shù)據(jù)是否一致。本課程會詳細(xì)介紹創(chuàng)建工程的每個(gè)步驟，后面的課程將不再詳細(xì)介紹創(chuàng)建工程的步驟。

　　攝像頭接口采集的攝像頭數(shù)據(jù)，進(jìn)過 vid in 視頻輸入 IP 后，還需要通過用戶 FPGA 邏輯編程，和 DMA IP 之間實(shí)現(xiàn)握手協(xié)議，實(shí)現(xiàn)把數(shù)據(jù)通過 DMA 寫入到 DDR。每次寫入一副圖像的數(shù)據(jù)后，產(chǎn)生一次接收中斷，接收中斷函數(shù)，會把數(shù)據(jù)三緩存后，在通過 DMA 發(fā)出去，DMA 發(fā)送完成后產(chǎn)生中斷，在中斷中，把緩存好的圖像發(fā)送出去。DMA 發(fā)送的數(shù)據(jù)需要發(fā)送到 vid out 視頻輸出 IP。同理，DMA 和 vid out IP 之間也許需要增加 FPGA 用戶代碼實(shí)現(xiàn)接口的握手協(xié)議。數(shù)據(jù)進(jìn)入 vid out 后，會隨同 vtc IP 輸出符合 VGA 時(shí)序的圖像信號。HDMI 驅(qū)動 IP 會將 vid out 的ＶＧＡ輸出信號轉(zhuǎn)換為ＨＤＭＩ信號。