FPGA核心板的內(nèi)部類型資源詳細(xì)總結(jié)

　　1 查找表LUT

　　FPGA是基于查找表的設(shè)計(jì)電路，查 找表（Look-Up-Table）簡(jiǎn)稱為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4 位地址線的 的RAM。 當(dāng)用戶通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路以后，F(xiàn)PGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把真值表（即結(jié)果）事先寫入 RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。

　　2 邏輯單元（logic cell）

　　Spartan-6 FPGA logic cell ratings reflect the increased logic capacity offered by the new 6-input LUT architecture.

　　一個(gè)邏輯單元（logic cell） 包含了一個(gè)查找表，一個(gè)觸發(fā)器和與附近單元的連接電路。查找表使用組合邏輯實(shí)現(xiàn)了一個(gè)6輸入的邏輯表達(dá)式（與，或，與非，加等）。

　　3 邏輯片（logic slice）

　　Each slice contains four LUTs and eight flip-flops.

　　每個(gè)片包含四個(gè)LUT和八個(gè)觸發(fā)器。slice是由LUT，F(xiàn)F和MUX組成的。

　　4 可配置邏輯模塊（configurable logic block CLB）

　　一個(gè)可配置邏輯模塊（configurable logic block CLB） 包含一個(gè)可配置開(kāi)關(guān)矩陣，此矩陣有選型電路（多路復(fù)用器），觸發(fā)器和4或6輸入LUT組成。在Xilinx公司的FPGA器件中，CLB由多個(gè)（一般為4個(gè)或2個(gè)）相同的slice和附加邏輯構(gòu)成。每個(gè)CLB模塊不僅可以用于實(shí)現(xiàn)組合邏輯和時(shí)序邏輯，還可以配置為分布式RAM和分布式ROM。在xilinx 7系列中，每個(gè)CLB包含兩個(gè)slices，每個(gè)slices由4個(gè)（A，B，C，D）6輸入LUT和8個(gè)寄存器組成。