如何使用FPGA實(shí)現(xiàn)脈沖信號(hào)載波頻率同步環(huán)

　　對(duì)脈沖信號(hào)載波頻率的同步問(wèn)題，提出一種快速高精度的數(shù)字鎖頻環(huán)路。該環(huán)路采用改進(jìn)的相位差分頻率估計(jì)算法進(jìn)行快速載波頻率粗估計(jì)，其信噪比闞值低于Kay法，在信噪比偏低時(shí)也能達(dá)到Cramer-Rao界。應(yīng)用數(shù)字下變頻技術(shù)和Kay算法實(shí)現(xiàn)載波頻率的精確估計(jì)。設(shè)計(jì)實(shí)例的仿真結(jié)果表明了該環(huán)路的有效性，環(huán)路可在短對(duì)同內(nèi)完成高精度的載波頻率同步。

　　載波頻率同步在雷達(dá)和通信系統(tǒng)中得到廣泛應(yīng)用。同步性能的好壞直接影響系統(tǒng)的性能。脈沖信號(hào)載波頻率同步技術(shù)的關(guān)鍵是在噪聲背景中快速準(zhǔn)確地估計(jì)載波頻率。為實(shí)現(xiàn)高精度鑒頻，通常要使用高階數(shù)窄帶濾波器來(lái)提高待測(cè)信號(hào)的信噪比，其延時(shí)較大，不適用于信號(hào)持續(xù)時(shí)間較短的脈沖信號(hào)。應(yīng)用有效的正弦波頻率估計(jì)算法，可以在保證鑒頻精度的前提下，降低對(duì)濾波器帶寬的要求，減少延時(shí)，滿足脈沖信號(hào)載波頻率同步的需要。

　　正弦波頻率估計(jì)是信號(hào)參數(shù)估計(jì)的經(jīng)典問(wèn)題，針對(duì)正弦信號(hào)的頻率估計(jì)算法很多．由于運(yùn)算復(fù)雜度和運(yùn)算時(shí)間的問(wèn)題限制了它們?cè)跀?shù)字接收機(jī)上的應(yīng)用。目前常用于數(shù)字接收機(jī)的正弦信號(hào)頻率估計(jì)的快速算法為頻率推算法和傅里葉變換法。傅里葉變換法在估計(jì)低信噪比多載波信號(hào)頻率方面具有優(yōu)勢(shì)，其最大測(cè)頻誤差為頻率分辨率的一半（f／2N），通常通過(guò)增加采樣數(shù)據(jù)長(zhǎng)度或利用插值算法來(lái)降低測(cè)頻誤差，這樣就使運(yùn)算時(shí)間增長(zhǎng)和運(yùn)算量增加。頻率推算法多數(shù)用于高信噪比單載波信號(hào)的頻率估計(jì)，其中基于最小均方誤差的相位差分頻率估計(jì)法（Kay法）比較具有代表性，它在高信噪比條件下可達(dá)到Cramer-Rao界（CRB），并且運(yùn)算量不大，適于硬件實(shí)現(xiàn)。

　　本文以Kay頻率估計(jì)法為基礎(chǔ)構(gòu)建了一種適用于脈沖信號(hào)的載波頻率同步環(huán)，并通過(guò)計(jì)算機(jī)仿真和FPGA實(shí)現(xiàn)來(lái)驗(yàn)證其有效性。