設(shè)計(jì)與研究乘法器復(fù)用的FFT處理器論文免費(fèi)下載

　　隨著微電子技術(shù)的快速發(fā)展，復(fù)雜的數(shù)字信號(hào)處理技術(shù)正被應(yīng)用于各個(gè)領(lǐng)域，特別是在通信技術(shù)中應(yīng)用越來越廣泛，F(xiàn)FT算法已成為通信中不可或缺的一環(huán)。近些年，通信技術(shù)對(duì)高速和實(shí)時(shí)性要求越來越高，為了滿足通信0益增長的通信需求，OFDM和MIMO融合的趨勢已是大勢所趨，OFDM技術(shù)可以提高頻譜利用率，MIMO 技術(shù)可以成倍提高系統(tǒng)容量。由于兩者的融合，關(guān)于FFT的研究也逐漸由單路FFT向可配置的多路FFT方向發(fā)展，月前很多通信協(xié)議中都已應(yīng)用到可配置的多路FFT，如LTE協(xié)議。

　　本文對(duì)FFT處理器進(jìn)行了詳細(xì)研究，研究了當(dāng)?shù)母鞣N重要算法和結(jié)構(gòu)。研究者們對(duì)于FFT算法的研究已很成熟，很難取得突破，所以本文從結(jié)構(gòu)和實(shí)現(xiàn)角度去研究FFT處理器。本文結(jié)合算法研究不同F(xiàn)FT處理器結(jié)構(gòu)的特點(diǎn)，重點(diǎn)研究了流水線結(jié)構(gòu)： MDC和ISDF結(jié)構(gòu)。為了滿足低面積的應(yīng)用需求，選擇以SDF為基本結(jié)構(gòu)進(jìn)行優(yōu)化，設(shè)計(jì)了兩種低面積多路T處理器結(jié)構(gòu)，簡稱為結(jié)構(gòu)A和結(jié)構(gòu)B.結(jié)構(gòu)A基于基-2*算法，結(jié)構(gòu)B基于基-8和基-16算法，雖然算法不同，但都是通過數(shù)據(jù)流控制策略實(shí)現(xiàn)多路FFT處理器中常系數(shù)乘法器的復(fù)用，提高乘法器利用率，減少乘法器的使用，以達(dá)到減少面積和功耗的效果。文中對(duì)結(jié)構(gòu)A和結(jié)構(gòu)B以及其他典型結(jié)構(gòu)進(jìn)行了比較。

　　本文選擇結(jié)構(gòu)B為基本結(jié)構(gòu)，對(duì)LTE中的可配置FFT處理器進(jìn)行了設(shè)計(jì)，根據(jù)LTE中的協(xié)議，選擇合適的算法。在具體設(shè)計(jì)LTE中可配置FFT處理器時(shí)，將整體設(shè)計(jì)分為數(shù)據(jù)流和控制流兩部分，有利于實(shí)現(xiàn)和調(diào)試，數(shù)據(jù)流工作在30.72MHz，將主要的存儲(chǔ)器部分工作在122.88 MHz的同步時(shí)鐘頒率上。以保證功能和降低面積為目標(biāo)，合理拆分合并存儲(chǔ)器，選擇合適類型的RAM，提高RAM的利用率，達(dá)到復(fù)用RAM和降低芯片而積的日的。旋轉(zhuǎn)因子采用1/8 域表示，提高旋轉(zhuǎn)因子的利用率，減少ROM的使用。最終設(shè)計(jì)了LTE中的低而積可配置FFT處理器，并且該處理器具有很好的可配置性，不僅可以根據(jù)LTE協(xié)議選擇合適長度的FFT，還從信喚比和功耗角度向外部提供了可配置性。

　　本文最后搭建FPGA測試平合，對(duì)設(shè)計(jì)的LTE中可配置FFT處理器進(jìn)行了實(shí)：現(xiàn)、驗(yàn)證與測試，最終實(shí)現(xiàn)的FFT處理器在Xilinx開發(fā)板上測試通過。
?