資料介紹
如果沒有深入了解 PLL 理論以及邏輯開發(fā)過程,可能你在設(shè)計并調(diào)試鎖相環(huán)(PLL)電路時會感到非常棘手。那有沒有比較容易理解或?qū)W習(xí)妙招呢?小A今日就為大家送上一份妙計錦囊,并提供有效、符合邏輯的方法助你調(diào)試PLL問題。請往下看~
高質(zhì)量仿真,從參考頻率開始
如果不在特定條件下進行仿真,則估計一個 PLL 電路的規(guī)格將會是十分困難的。因此,進行 PLL 設(shè)計的第一步應(yīng)當是仿真。建議工程師使用ADIsimPLL 軟件運行基于系統(tǒng)要求的仿真,包括參考頻率、步進頻率、相位噪聲(抖動)和頻率雜散限制。
許多工程師面對如何選擇參考頻率會感到無所適從,但其實參考頻率和輸出頻率步進之間的關(guān)系是很簡單的。采用整數(shù) N 分頻 PLL,則輸出頻率步進等于鑒頻鑒相器(PFD)輸入端的頻率,該頻率等于參考分頻器 R 分頻后的參考頻率。采用小數(shù) N 分頻 PLL,則輸出頻率步進等于 PFD 輸入頻率除以 MOD 值,因此,您可以使用較高的參考頻率,獲得較小的頻率步進。決定使用整數(shù) N 分頻或是小數(shù) N 分頻時,可犧牲相位噪聲性能換取頻率步進,即:較低的 PFD 頻率具有更好的輸出頻率分辨率,但相位噪聲性能下降。
例如,表1顯示若要求具有固定頻率輸出以及極大的頻率步進,則應(yīng)首選整數(shù) N 分頻 PLL(如ADF4106),因為它具有更佳的總帶內(nèi)相位噪聲。相反,若要求具有較小的頻率步進,則應(yīng)首選小數(shù) N 分頻 PLL(如ADF4153),因為它的總噪聲性能優(yōu)于整數(shù) N 分頻 PLL。相位噪聲是一個基本的 PLL 規(guī)格,但數(shù)據(jù)手冊無法針對所有可能的應(yīng)用指定性能參數(shù)。因此,先仿真,然后進行實際硬件的測試就變得極為關(guān)鍵。
甚至在真實條件下通過 ADIsimPLL 仿真 PLL 電路時,結(jié)果也可能是不夠的,除非真實參考以及壓控振蕩器(VCO)的模型文件已包含在內(nèi)。如果未包含在內(nèi),則仿真器將使用理想?yún)⒖己蚔CO 進行仿真。若要求高仿真精度,則花在編輯 VCO 和基準電壓源庫文件上的時間將會是值得的。
PLL 使用與放大器類似的負反饋控制系統(tǒng),因此環(huán)路帶寬和相位裕量的概念此處依然適用。通常,環(huán)路帶寬應(yīng)設(shè)為 PFD 頻率的十分之一以下,且相位裕量的安全范圍為 45°至 60°。此外,應(yīng)當進行針對真實電路板的仿真和原型制作,以便確認電路符合 PCB 布局對寄生元件、電阻容差和環(huán)路濾波器電容的規(guī)格要求。
有些情況下,暫時沒有合適的電阻和電容值,因此工程師必須確定是否能使用其他值。在 ADIsimPLL 的"工具"菜單中隱藏了一項小功能,稱為"BUILT"。該功能可將電阻和電容值轉(zhuǎn)換為最接近的標準工程值,允許設(shè)計人員返回仿真界面,驗證相位裕量和環(huán)路帶寬的新數(shù)值。
寄存器值的判定
ADI PLL 提供很多用戶可配置選項,具有靈活的設(shè)計環(huán)境,但也會產(chǎn)生如何確定存儲在每個寄存器中數(shù)值的難題。一種方便的解決方案是使用評估軟件設(shè)置寄存器值,甚至 PCB 未連接仿真器時也能這么做。然后,設(shè)置文件可保存為.stp 文件,或下載至評估板中。圖 1 顯示 ADIsimPLL 仿真結(jié)果,提供諸如VCO 內(nèi)核電流等參數(shù)的建議寄存器值。
原理圖和 PCB 布局
設(shè)計完整 PLL 電路時,需牢記幾點。首先,重要的是匹配 PLL的參考輸入端口阻抗,將反射降至最低。另外,保持電容與輸入端口并聯(lián)組合值盡量小,因為它會降低輸入信號的壓擺率,增加 PLL 環(huán)路噪聲。更多詳細信息請參考 PLL 數(shù)據(jù)手冊上的輸入要求。
其次,將模擬電源與數(shù)字電源相分離,最大程度減少它們之間的干擾。VCO 電源特別敏感,因此此處的雜散和噪聲可輕易耦合至 PLL 輸出。更多注意事項以及詳細信息,請參考利用低噪聲 LDO 調(diào)節(jié)器為小數(shù) N 分頻壓控振蕩器(VCO)供源,以降低相位噪聲 (CN-0147)
再則,用于組成環(huán)路濾波器的電阻和電容應(yīng)當放置在盡可能離PLL 芯片近的地方,并使用仿真文件中的建議值。若您在改變環(huán)路濾波器元器件值之后發(fā)現(xiàn)難以鎖定信號,請嘗試使用最初用于評估板的數(shù)值。
對于 PCB 布局而言,其主要原則是將輸入與輸出分離,確保數(shù)字電路不會干擾模擬電路。例如,若 SPI 總線太過靠近參考輸入或 VCO 輸出,則訪問 PLL 寄存器時,VCO 輸出會在 PLL輸出端產(chǎn)生雜散現(xiàn)象。從熱設(shè)計角度來看,可在 PLL 芯片底下放置一個導(dǎo)熱接地焊盤,確保熱量流經(jīng)焊盤,到達 PCB 和散熱片。在極端環(huán)境下使用時,設(shè)計人員應(yīng)計算 PLL 芯片和 PCB 的所有熱參數(shù)。
有效利用 MUXOUT
在調(diào)試階段開始時,若 PLL 不鎖定,則很難確定應(yīng)當從何處開始。第一步,可以使用 MUXOUT 查看是否所有內(nèi)部功能單元都正常工作,如圖 2 所示。例如,MUXOUT 能顯示 R 計數(shù)器輸出,指示參考輸入信號良好,且寄存器內(nèi)容成功寫入。MUXOUT 還能檢查檢測器的鎖定狀態(tài),以及反饋環(huán)路中的 N分頻輸出。通過這種方法,設(shè)計人員可確定每個分頻器、增益或頻率值是否正確。這是調(diào)試 PLL 的基本過程。
時域分析助力PLL調(diào)試
調(diào)試 PLL 時,使用時域分析,演示寫入串行外設(shè)接口(SPI)總線上的寄存器數(shù)據(jù)是正確的。雖然讀寫操作需要的時間比較長,但請確保 SPI 時序符合規(guī)格,且不同線路之間的串擾減小到最低程度。
應(yīng)當參考 PLL 數(shù)據(jù)手冊中的時序圖,以便確定數(shù)據(jù)建立時間、時鐘速度、脈沖寬度和其他規(guī)格。確保留有足夠的裕量,以便在所有條件下都滿足時序要求。使用示波器檢查時域內(nèi)的時鐘和數(shù)據(jù)邊沿位于正確位置。若時鐘和數(shù)據(jù)線路太過接近,則串擾會使時鐘能量通過 PCB 布線耦合至數(shù)據(jù)線路。這種耦合會導(dǎo)致數(shù)據(jù)線路在時鐘的上升沿產(chǎn)生毛刺。因此,讀寫寄存器時需檢查這兩條線路,尤其當寄存器出現(xiàn)錯誤時。確保線路電壓滿足表 2 的規(guī)格。
復(fù)雜的頻譜分析
頻域中的問題更常見、更復(fù)雜。如果使用頻譜分析儀,則應(yīng)當首先檢查 PLL 輸出是否鎖定;如果波形具有穩(wěn)定的頻率峰值則表示鎖定。如果未鎖定,則應(yīng)當遵循前文所述的步驟。如果 PLL 已鎖定,則收窄頻譜分析儀帶寬,以便確定相位噪聲是否位于可接受范圍內(nèi),并將測試結(jié)果與仿真結(jié)果對照確認。測量某些帶寬條件下的相位噪聲,如 1 kHz、10 kHz 和 1 MHz。
若結(jié)果與預(yù)期不符,則應(yīng)首先回顧環(huán)路濾波器設(shè)計,檢查 PCB板上元器件的真實值。然后,檢查參考輸入的相位噪聲是否與仿真結(jié)果一致。PLL 仿真相位噪聲應(yīng)與真實值接近,除非外部條件有所不同,或向寄存器寫入了錯誤值。
電源噪聲不可忽略,哪怕使用了低噪聲 LDO。因為 DC-DC 轉(zhuǎn)換器和 LDO 都可能成為噪聲源。LDO 數(shù)據(jù)手冊顯示的噪聲頻譜密度通常會影響噪聲敏感型器件,比如 PLL(見圖 3)。為PLL選擇低噪聲電源,特別是需要為VCO的內(nèi)核電流提供電源。
通常 PLL 的輸出端會有四種類型的雜散:PFD 或參考雜散、小數(shù)雜散、整數(shù)邊界雜散以及外部來源雜散,如電源。所有PLL 都至少有一種類型的雜散,雖然永遠無法消除這些雜散。但某些情況下,在不同類型的雜散或頻率之間進行取舍,可以改進整體性能。
若要避免參考雜散,請檢查參考信號的上升沿。邊沿過快或邊沿幅度過大都會對頻域造成嚴重的諧波現(xiàn)象。另外,仔細檢查PCB 布局,避免輸入和輸出之間產(chǎn)生串擾。如需最大程度地減少小數(shù)雜散,可增加擾動,迫使小數(shù)雜散進入本底噪聲中,但這樣做會略為增加本底噪聲。
整數(shù)邊界雜散不常見,且僅當輸出頻率過于接近參考頻率的整數(shù)倍時才會發(fā)生,此時環(huán)路濾波器無法將其濾除。解決該問題的簡便方法是重新調(diào)節(jié)參考頻率方案。例如,若邊界雜散發(fā)生在 1100 MHz 處,且輸出為 1100.1 MHz,參考輸入為 20 MHz,則使用 100 kHz 環(huán)路濾波器將參考頻率改為 30 MHz 即可消除該雜散。
結(jié)論
調(diào)試 PLL 要求對 PLL 具有深入的理解,并且如果在設(shè)計階段格外仔細,就能避免很多問題。若問題發(fā)生在調(diào)試階段,請遵循本文所述之建議,對問題逐一進行分析并逐步解決問題。
本文轉(zhuǎn)自:如何設(shè)計并調(diào)試鎖相環(huán)電路?妙計錦囊送給你
- 如何使用FPGA實現(xiàn)高性能全數(shù)字鎖相環(huán)的設(shè)計 65次下載
- 如何使用FPGA實現(xiàn)高性能全數(shù)字鎖相環(huán)的設(shè)計 18次下載
- 使用MC145170鎖相環(huán)實現(xiàn)調(diào)頻鎖相環(huán)收音機的PCB原理圖免費下載 77次下載
- 鎖相環(huán)PLL的設(shè)計方法和調(diào)試說明
- 使用FPGA實現(xiàn)數(shù)字鎖相環(huán)的設(shè)計資料說明 24次下載
- 并網(wǎng)逆變器鎖相環(huán)設(shè)計 25次下載
- 詳解FPGA數(shù)字鎖相環(huán)平臺 18次下載
- 如何設(shè)計并調(diào)試鎖相環(huán)(PLL)電路 0次下載
- 鎖相環(huán)電路 63次下載
- 射頻鎖相環(huán)基礎(chǔ)
- 鎖相環(huán)設(shè)計舉例
- 鎖相環(huán)電路的設(shè)計 0次下載
- 智能全數(shù)字鎖相環(huán)的設(shè)計
- 模擬鎖相環(huán)應(yīng)用實驗
- 軟件鎖相環(huán)的設(shè)計與應(yīng)用
- 簡述鎖相環(huán)的基本結(jié)構(gòu) 246次閱讀
- 倍頻器與鎖相環(huán)的區(qū)別 572次閱讀
- 鎖相環(huán)的基本原理和主要作用 2257次閱讀
- 硬件電路設(shè)計之鎖相環(huán)電路設(shè)計 1979次閱讀
- 鎖相環(huán)性能度量標準解讀 960次閱讀
- 鎖相環(huán)的構(gòu)成和工作原理講解 2881次閱讀
- 鎖相環(huán)電路設(shè)計的解決方案 鎖相環(huán)的基本構(gòu)成和主要應(yīng)用 1096次閱讀
- 鎖相環(huán)原理與公式講解 8291次閱讀
- 使用MAX9382的鎖相環(huán)應(yīng)用 953次閱讀
- 鎖相環(huán)PLL的基礎(chǔ)知識 4644次閱讀
- Delta-Sigma小數(shù)鎖相環(huán)的邏輯及特性 7730次閱讀
- 關(guān)于2.4 GHz的低噪聲亞采樣鎖相環(huán)設(shè)計 9568次閱讀
- 鎖相環(huán)PLL的電路原理以及基本構(gòu)成 4.7w次閱讀
- 鎖相環(huán)在調(diào)制和解調(diào)中的應(yīng)用及概念解析 1.4w次閱讀
- 鎖相環(huán)的作用是什么_鎖相環(huán)的主要作用_什么是鎖相環(huán) 3.5w次閱讀
下載排行
本周
- 1TC358743XBG評估板參考手冊
- 1.36 MB | 330次下載 | 免費
- 2開關(guān)電源基礎(chǔ)知識
- 5.73 MB | 6次下載 | 免費
- 3100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
- 4嵌入式linux-聊天程序設(shè)計
- 0.60 MB | 3次下載 | 免費
- 5基于FPGA的光纖通信系統(tǒng)的設(shè)計與實現(xiàn)
- 0.61 MB | 2次下載 | 免費
- 651單片機窗簾控制器仿真程序
- 1.93 MB | 2次下載 | 免費
- 751單片機大棚環(huán)境控制器仿真程序
- 1.10 MB | 2次下載 | 免費
- 8基于51單片機的RGB調(diào)色燈程序仿真
- 0.86 MB | 2次下載 | 免費
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234315次下載 | 免費
- 2555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33564次下載 | 免費
- 3接口電路圖大全
- 未知 | 30323次下載 | 免費
- 4開關(guān)電源設(shè)計實例指南
- 未知 | 21549次下載 | 免費
- 5電氣工程師手冊免費下載(新編第二版pdf電子書)
- 0.00 MB | 15349次下載 | 免費
- 6數(shù)字電路基礎(chǔ)pdf(下載)
- 未知 | 13750次下載 | 免費
- 7電子制作實例集錦 下載
- 未知 | 8113次下載 | 免費
- 8《LED驅(qū)動電路設(shè)計》 溫德爾著
- 0.00 MB | 6653次下載 | 免費
總榜
- 1matlab軟件下載入口
- 未知 | 935054次下載 | 免費
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537796次下載 | 免費
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234315次下載 | 免費
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費
- 6電路仿真軟件multisim 10.0免費下載
- 340992 | 191185次下載 | 免費
- 7十天學(xué)會AVR單片機與C語言視頻教程 下載
- 158M | 183279次下載 | 免費
- 8proe5.0野火版下載(中文版免費下載)
- 未知 | 138040次下載 | 免費
評論
查看更多