調試嵌入式系統(tǒng)設計中的低速串行總線

調試嵌入式系統(tǒng)設計中的低速串行總線：并行與串行比較在并行結構中，總線的每個組件都有自己的信號路徑?？赡苡?6 條地址線、16 條數據線、一條時鐘線和各種其它控制信號。通過總線發(fā)送的地址或數據值會通過所有并行線路同時傳送。因此，使用大多數示波器和邏輯分析儀中的狀態(tài)觸發(fā)或碼型觸發(fā)功能觸發(fā)感興趣的事件相對簡便。同時，可以簡便地一目了然地了解在示波器或邏輯分析儀顯示屏上捕獲的數據。例如，在圖1 中，我們使用邏輯分析儀從微控制器中采集時鐘線、地址線、數據線和控制線。通過使用狀態(tài)觸發(fā)，我們隔離了我們查找的總線。為“解碼”總線上發(fā)生的情況，我們需要查看每條地址線、數據線和控制線的邏輯狀態(tài)。在串行總線中，所有這些信息都必須以串行方式在相同的少數導線(有時是一條)上發(fā)送。這意味著一個信號可能包括地址信息、控制信息、數據信息和時鐘信息。例如，看一下圖2中所示的控制器區(qū)域網(CAN)串行信號。這條消息包含幀頭、標識符(地址)、數據長度代碼、數據、CRC 和幀尾及少量其它控制位。時鐘嵌入在數據中，使用填充位保證接收設備擁有數量充足的邊沿鎖定時鐘，這使情況變得進一步復雜化。即使是經過訓練的眼睛，也很難迅速了解這一消息的內容?，F(xiàn)在想象一下這是一條有問題的消息，一天只發(fā)生一次，您需要觸發(fā)采集這條消息。傳統(tǒng)示波器和邏輯分析儀不能有效處理這類信號。即使是比較簡單的串行標準，如I2C，與并行協(xié)議相比，觀察總線上傳輸的內容仍要明顯困難得多。I2C 采用分開的時鐘線和數據線，因此至少在本例中，您可以使用時鐘作為參考點。但是，您仍需要找到消息開頭(數據變低，時鐘為高)，手動檢查和記下每個時鐘上升沿上的數據值，然后把各個位整理成消息結構。在長采集中解碼一條消息就會需要幾分鐘時間，而您不知道這是不是實際要找的消息。

工作方式
I2C的物理兩線接口由雙向串行時鐘(SCL)和數據(SDA)線組成。I2C 支持總線上多個主從設備，但一次只能激活一個主設備。任何I2C 設備可以連接到總線上，允許任何主設備與從設備交換信息。每臺設備都使用唯一的地址識別，它可以作為發(fā)射機或接收機操作，具體取決于設備功能。在開始時，I2C 只使用7 位地址，但隨著時間推移，它演變成也支持10 位地址。它支持三種位速率：100 kb/s (標準模式), 400 kb/s (快速模式)和3.4Mb/s (高速模式)。最大設備數量取決于400 pf 的最大容量，或大約支持20-30 臺設備。