ICL7109中文資料

ICL7109內(nèi)部有一個(gè)14位(12位數(shù)據(jù)和一位極性、一位溢出)的鎖存器和一個(gè)14位的三態(tài)輸出寄存器，同時(shí)可以很方便地與各種微處理器直接連接，而 無(wú)需外部加額外的鎖存器。ICL7109有兩種接口方式，一種是直接接口，另一種是掛鉤接口。在直接接口方式中，當(dāng)ICL7109轉(zhuǎn)換結(jié)束時(shí)，由 STATUS發(fā)出轉(zhuǎn)換結(jié)束指令到單片機(jī)，單片機(jī)對(duì)轉(zhuǎn)換后的數(shù)據(jù)分高位字節(jié)和低位字節(jié)進(jìn)行讀數(shù)。在掛鉤接口方式時(shí)，ICL7109提供工業(yè)標(biāo)準(zhǔn)的數(shù)據(jù)交換模 式，適用于遠(yuǎn)距離的數(shù)據(jù)采集系統(tǒng)。ICL7109為40線雙列直插式封裝，各引腳功能參考相關(guān)文獻(xiàn)。 ICL7109與89C51的接口
　　本系統(tǒng)采用直接接口方式，7109的MODE端接地，使7109工作于直接輸出方式。振蕩器選擇端(即OS端，24腳)接地，則7109的時(shí)鐘振蕩器以晶 體振蕩器工作，內(nèi)部時(shí)鐘等于58分頻后的振蕩器頻率，外接晶體為6MHz，則時(shí)鐘頻率=6MHz/58=103kHz。積分時(shí)間=2048× 時(shí)間周期=20ms，與50Hz電源周期相同。積分時(shí)間為電源周期的整數(shù)倍，可抑制50Hz的串模干擾。
　　在模擬輸入信號(hào)較小時(shí)，如0～0.5伏時(shí)，自動(dòng)調(diào)零電容可選比積分電容CINT大一倍，以減小噪聲，CAZ的值越大，噪聲越小，如果CINT選為 0.15μF，則CAZ=2CINT=0.33μF。

　　由傳感器傳來(lái)的微弱信號(hào)經(jīng)放大器放大后為0～5V，這時(shí)噪聲的影響不是主要的，可把積分電容CINT選大一些，使CINT=2CAZ，選CINT= 0.33μF，CAZ=0.15μF，通常CINT和CAZ可在0.1μF至1μF間選擇。積分電阻RINT等于滿度電壓時(shí)對(duì)應(yīng) 的電阻值(當(dāng)電流為20μA、輸入電壓=4.096V時(shí)，RINT=200kΩ)，此時(shí)基準(zhǔn)電壓V+RI和V-RI之間為2V，由電阻 R1、R3和電位器R2分壓取得。
　　本電路中，CE/LOAD引腳接地，使芯片一直處于有效狀態(tài)。RUN/HOLD(運(yùn)行/保持)引腳接+5V，使A/D轉(zhuǎn)換連續(xù)進(jìn)行。
　　A/D轉(zhuǎn)換正在進(jìn)行時(shí)，STATUS引腳輸出高電平，STATUS引腳降為低電平時(shí)，由P2.6輸出低電平信號(hào)到ICL7109的HBEN，讀高4位數(shù) 據(jù)、極性和溢出位；由P2.7輸出低電平信號(hào)到LBEN，讀低8位數(shù)據(jù)。本系統(tǒng)中盡管CE/LOAD接地，RUN/HOLD接+5V，A/D轉(zhuǎn)換連續(xù)進(jìn) 行，然而如果89C51不查詢P1.0引腳，那么就不會(huì)給出HBEN、LBEN信號(hào)，A/D轉(zhuǎn)換的結(jié)果不會(huì)出現(xiàn)在數(shù)據(jù)總線D0～D7上。不需要采集數(shù)據(jù) 時(shí)，不會(huì)影響89C51的工作，因此這種方法可簡(jiǎn)化設(shè)計(jì)，節(jié)省硬件和軟件。