1GB DDR2 同步動態(tài)隨機(jī)存取存儲器(SDRAM)系列產(chǎn)品的詳細(xì)數(shù)據(jù)手冊

　　DDR2 SDRAM使用雙數(shù)據(jù)速率架構(gòu)來實現(xiàn)高速操作。雙數(shù)據(jù)速率架構(gòu)本質(zhì)上是一個4N預(yù)取結(jié)構(gòu)，其接口設(shè)計為在I/O球上每時鐘周期傳送兩個數(shù)據(jù)字。DDR2 SDRAM的一個讀或?qū)懺L問有效地由一個4N位寬的、在內(nèi)部DRAM內(nèi)核的OnCelk循環(huán)數(shù)據(jù)傳輸和四個相應(yīng)的N位寬的I/O球的一個半時鐘周期數(shù)據(jù)傳輸組成。

　　一個雙向數(shù)據(jù)選通（DQS，DQSα）與數(shù)據(jù)一起在外部傳輸，用于在接收機(jī)中的數(shù)據(jù)捕獲。DQS是在讀期間由DDR2-SDRAM發(fā)送的選通脈沖，在寫入期間由存儲器控制器發(fā)送。DQS與用于讀取的數(shù)據(jù)對齊，并與寫入的數(shù)據(jù)中心對齊。X16提供有兩個數(shù)據(jù)選通，一個是FooLoWelEnter（LDQs，LDQS*），另一個是UpqByter（UDQS，UQQS）。

　　DDR2 SDRAM由差分時鐘（CK和CKα）工作，CK向高電平和CK低電平的交叉將被稱為CK的正邊。命令（地址和控制信號）登記在CK的每個正邊。輸入數(shù)據(jù)被登記在DQS的兩個邊緣上，并且輸出數(shù)據(jù)被引用到DQS的兩個邊以及CK的兩個邊。

　　對DDR2 SDRAM的讀取和寫入訪問是面向突發(fā)的；訪問在選定位置開始，并以編程順序繼續(xù)進(jìn)行編程的多個位置。訪問開始于激活命令的注冊，然后激活讀或?qū)懨?。與激活命令一致的地址位被用來選擇要訪問的行和行。與讀或?qū)懨钜恢碌牡刂肺槐挥脕磉x擇銀行和突發(fā)存取的起始列位置。

　　DDR2 SDRAM提供四或八個位置的可編程讀或?qū)懲话l(fā)長度。DDR2 SDRAM支持用另一個讀中斷寫入八的突發(fā)讀取，或者用另一個寫入中斷寫入八?？梢詥⒂米詣宇A(yù)充電功能，以提供在突發(fā)接入結(jié)束時發(fā)起的自定時行預(yù)充電。

　　與標(biāo)準(zhǔn)DDR SDRAM一樣，DDR2 SDRAM的流水線、多存儲體結(jié)構(gòu)實現(xiàn)了并發(fā)操作，從而通過隱藏行預(yù)充電和激活時間來提供高、有效帶寬。

　　提供了一種自刷新模式，以及省電、掉電模式。

　　所有輸入都與SSTLY18的JEDEC標(biāo)準(zhǔn)兼容。所有的全驅(qū)動強(qiáng)度輸出是SSTL1818兼容。