【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章 PS端RTC中斷實(shí)驗(yàn)

作者：ALINX

* 本原創(chuàng)教程由芯驛電子科技（上海）有限公司（ALINX）創(chuàng)作，版權(quán)歸本公司所有，如需轉(zhuǎn)載，需授權(quán)并注明出處。

適用于板卡型號(hào)：
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

vivado工程目錄為“ps_hello/vivado”

vitis工程目錄為“ps_rtc/vitis”

1.RTC介紹
實(shí)時(shí)時(shí)鐘（rtc）單元為系統(tǒng)和應(yīng)用軟件提供精確的時(shí)間基準(zhǔn)。為了滿足高精度的需要，實(shí)時(shí)時(shí)鐘還包括校準(zhǔn)電路，以補(bǔ)償溫度和電壓波動(dòng)。RTC 由 VCC-PSAUX 或 VCC-PSBATT 電源供電。當(dāng)輔助電源可用時(shí)，RTC 使用它保持計(jì)數(shù)器活動(dòng)。當(dāng)輔助電源不可用時(shí)，RTC 自動(dòng)切換到 VCC PSBATT 電源。RTC 功能如下：

1）系統(tǒng)掉電時(shí)，該單元自動(dòng)切換至電池供電，實(shí)現(xiàn)時(shí)鐘的不間斷運(yùn)行

2）支持報(bào)警設(shè)置和周期中斷設(shè)置

3）校準(zhǔn)電路以確保時(shí)間精準(zhǔn)

4）三個(gè)計(jì)數(shù)器

時(shí)間秒計(jì)數(shù)器，32 位，可以計(jì)數(shù)約 136 年

32 KHz 參考時(shí)鐘計(jì)數(shù)器，表示 1 秒的計(jì)數(shù)

用于校準(zhǔn)的 4 位分?jǐn)?shù)計(jì)數(shù)器

RTC控制器結(jié)構(gòu)圖

RTC功能圖

2. 中斷介紹
1）ARM cortex-A系列處理器，提供了4個(gè)管腳給soc，實(shí)現(xiàn)外界中斷的傳遞。分別是：nIRQ、nFIQ、nVIRQ、nVFIQ。arm系統(tǒng)中，會(huì)有多個(gè)外設(shè)，均有可能產(chǎn)生中斷發(fā)送給core，因此就需要有一個(gè)中斷控制器來作為中間的橋接，收集soc的所有中斷信號(hào)，然后仲裁選擇合適（高優(yōu)先級(jí)）的中斷，再發(fā)送給CPU，等待CPU處理。

2）這里中間的橋接，就是arm公司推出的大名鼎鼎的gic（general interrupt controller）。gic其實(shí)是一個(gè)架構(gòu)，版本歷經(jīng)了gicv1，gicv2，gicv3，gicv4。

3）Ultrascale+中斷框圖如下

圖中包含兩個(gè)GIC：

RPU GIC：PL390(arm公司設(shè)計(jì)的對(duì)應(yīng)GICv1 IP)

APU GIC：GIC-400(arm公司設(shè)計(jì)的對(duì)應(yīng)GICv2 IP)

4）RPU GIC，其系統(tǒng)功能框圖如下：

從圖中可以看到，中斷源主要有三種：

PPI：private peripheral interrupt，私有外設(shè)中斷，該中斷來源于外設(shè)，只對(duì)固定的core有效。

SPI：shared peripheral interrupt，共享外設(shè)中斷，該中斷來源于外設(shè)，可以對(duì)所有的core有效。

SGI：software-generated interrupt，軟中斷，軟件產(chǎn)生的中斷，用于給指定的core發(fā)送中斷信號(hào)

控制器功能框圖如下：

上圖中， ICD的控制寄存器主要如下：

1）APU GIC，功能框圖如下

GICv2，將中斷分成了group0和group1。使用寄存器GICD_IGROUPRn來對(duì)每個(gè)中斷，設(shè)置組。其中g(shù)roup0：安全中斷，由nFIQ驅(qū)動(dòng)，group1：非安全中斷，由nIRQ驅(qū)動(dòng)。支持最大1020個(gè)中斷。其中斷號(hào)分配如下：

GICv2，主要由兩部分組成：distributor及cpu interface。

distributor，用來收集所有的中斷來源，并且為每個(gè)中斷源設(shè)置中斷優(yōu)先級(jí)，中斷分組，中斷目的core。當(dāng)有中斷產(chǎn)生時(shí)，將當(dāng)前最高優(yōu)先級(jí)中斷，發(fā)送給對(duì)應(yīng)的cpu interface。其功能有：全局中斷使能、每個(gè)中斷的使能、中斷的優(yōu)先級(jí)、中斷的分組、中斷的目的core、中斷觸發(fā)方式、對(duì)于SGI中斷，傳輸中斷到指定的core、每個(gè)中斷的狀態(tài)管理、提供軟件，可以修改中斷的pending狀態(tài)

cpu interface，將GICD發(fā)送的中斷信息，通過IRQ，F(xiàn)IQ管腳，發(fā)送給連接到該cpu接口的core。其功能有：將中斷請(qǐng)求發(fā)送給cpu、對(duì)中斷進(jìn)行認(rèn)可（acknowledging an interrupt）、中斷完成識(shí)別(indicating completion of an interrupt)、設(shè)置中斷優(yōu)先級(jí)屏蔽、定義中斷搶占策略、決定當(dāng)前處于pending狀態(tài)最高優(yōu)先級(jí)中斷

gicv2，定義了自己的一些寄存器，這些寄存器，都是使用memory-mapped的方式去訪問的，也就是在soc中，會(huì)留有一片空間，給gic。cpu通過訪問這部分空間，來對(duì)gic進(jìn)行操作。主要寄存器如下：

這里中斷只是作簡(jiǎn)單介紹，需要詳細(xì)了解的，請(qǐng)參照xilinx提供的文檔：ug1085-zynq-ultrascale-trm.pdf。

軟件工程師工作內(nèi)容

以下為軟件工程師負(fù)責(zé)內(nèi)容。

3. Vitis程序編寫
3.1 創(chuàng)建Platform工程

1）點(diǎn)擊Tools->Launch Vitis

2) 與前面的Hello World實(shí)驗(yàn)不同，我們只建立Platform工程

3) 填入工程名字，要與XSA文件的名字一樣，點(diǎn)擊Next

4) 點(diǎn)擊Next

5) 選擇XSA文件

保持默認(rèn)，點(diǎn)擊Finish

6) 點(diǎn)開platform.spr，并點(diǎn)開BSP

7) 找到RTC驅(qū)動(dòng)，并點(diǎn)擊Import Examples

8) 非常幸運(yùn)，有中斷的例子，怎么就知道這個(gè)例子就是中斷的例子呢？是通過“intr”猜測(cè)的，所以，基本功很重要，不然你連找例程都不會(huì)。

9) 在這里就導(dǎo)入了example工程

下面就是閱讀代碼，然后修改代碼了，當(dāng)然，可能一下不能完全理解這些代碼，只能在以后的應(yīng)用中去反復(fù)練習(xí)

10）通過函數(shù)XRtcPsu_GetCurrentTime來獲取系統(tǒng)秒計(jì)數(shù)器值，用函數(shù)XRtcPsu_SecToDateTime將計(jì)數(shù)值轉(zhuǎn)換為我們能看明白的年月日時(shí)分秒。

11）設(shè)置中斷時(shí)間，中斷時(shí)間PERIODIC_ALARM_PERIOD宏定義為2，也就是2秒中斷一次

12）Build Project編譯

13）了解一下中斷控制器的使用，主要分為幾個(gè)步驟，初始化中斷控制器GIC初始化中斷異常中斷服務(wù)函數(shù)注冊(cè)在中斷控制器中使能中斷使能中斷異常。有兩步需要注意，在中斷控制器中使能中斷是要根據(jù)中斷號(hào)使能相應(yīng)的中斷，比如本章介紹的RTC，是在中斷控制器GIC中的使能中斷，而后面的使能外設(shè)中斷是指在外設(shè)中打開它的中斷，正常情況下是不打開的，打開之后就可以產(chǎn)生中斷傳遞到中斷控制器GIC。在以后的實(shí)驗(yàn)中可以借鑒這種寫法。

4. 下載調(diào)試
1）打開串口終端；

2）下載調(diào)試程序的方法前面教程已經(jīng)講解，不再復(fù)述；

3）和我們預(yù)期一樣，串口每?jī)擅霑?huì)看斷一次；

5. 實(shí)驗(yàn)總結(jié)
實(shí)驗(yàn)中通過簡(jiǎn)單的修改Vitis的例程，就完成了RTC，中斷的應(yīng)用，看似簡(jiǎn)單的操作，但蘊(yùn)含了豐富的知識(shí)，我們需要非常了解RTC的原理、中斷的原理，這些基本知識(shí)是學(xué)習(xí)好ZYNQ的必要條件。